博客
PCB二次設計開(kāi)發(fā)應考慮的因素
熱度 1 ||
下面是PCB設計者務(wù)必考慮并將影響其決定的幾點(diǎn)因素：
1.產(chǎn)品功能
A.籠蓋基本要求的基本功能，包括：
a.原理圖與PCB布局之間的交互
b.自動(dòng)扇出布線(xiàn)、推拉等布線(xiàn)功能，以及基于設計規則約束的布線(xiàn)能力
c.精確的DRC校驗器
B.當公司從事一個(gè)更為復雜的設計時(shí)進(jìn)級產(chǎn)品功能的能力
a.HDI(高密度互連)接口
b.靈活設計
c.嵌入無(wú)源元件
d.射頻(RF)設計
e.自動(dòng)腳本天生
f.拓撲布局布線(xiàn)
g.可制造性(DFF)、可測試性(DFT)、可出產(chǎn)性(DFM)等
C.附加產(chǎn)品能執行模擬仿真、數字仿真、模數混合信號仿真、高速信號仿真以及RF仿真
D.具備一個(gè)易于創(chuàng )建和治理的中心元件庫
2.一個(gè)技術(shù)上位于業(yè)界領(lǐng)導層中并較其他廠(chǎng)商傾瀉了更多心血的良好伙伴，可助你在最短的時(shí)間內設計出具有最大功效和具有領(lǐng)先技術(shù)的產(chǎn)品
3.價(jià)格應該是上述因素中最為次要的考慮因素，需要更多關(guān)注的是投資回報率!
PCB評估需考慮很多因素。設計者要尋找的開(kāi)發(fā)工具的類(lèi)型依靠于他們所從事的設計工作的復雜性。因為系統正趨于越來(lái)越復雜，物理走線(xiàn)和電氣元件布放的控制已經(jīng)發(fā)展到很廣泛的地步，以至于必需為設計過(guò)程中的樞紐路徑設定約束前提。但是，過(guò)多的設計約束卻束縛了設計的靈活性。設計者們務(wù)必很好的理解他們的設計及其規則，如斯這般他們才清晰要在什么時(shí)候使用這些規則。
圖1表明了一個(gè)典型的由前端到后真個(gè)綜合系統設計。它始于設計定義(原理圖輸入)，該設計定義與約束編纂緊密集合在一起。在約束編纂中，設計者既可定義物理約束又可定義電氣約束。電氣約束將為網(wǎng)絡(luò )驗證驅動(dòng)仿真器進(jìn)行布局前和布局后分析。仔細看看設計定義，它還與FPGA/PCB集成相鏈接。FPGA/PCB集成的目的是為了提供雙向集成、數據治理和在FPGA與PCB之間執行協(xié)同設計的能力。
在布局階段輸入了與設計定義期間相同的用于物理實(shí)現的約束規則。這就減少了從文件到布局過(guò)程中犯錯的概率。管腳交換、邏輯門(mén)交換、甚至輸入輸出接口組(IO_Bank)交換均需返回到設計定義階段進(jìn)行更新，因此各個(gè)環(huán)節的設計是同步的。
評估期間，設計者必需問(wèn)自己：對他們而言，什么尺度是至關(guān)重要的?
讓我們看看一些迫使設計者重新審閱其現有開(kāi)發(fā)工具功能并開(kāi)始訂購一些新功能的趨勢：
1.HDI
半導體復雜性和邏輯門(mén)總量的增加已要求集成電路具有更多的管腳及更精細的引腳間距。在一個(gè)引腳間距為1mm的BGA器件上設計2000以上的管腳在當今已是很尋常的事情，更不要說(shuō)在引腳間距為0.65mm的器件上布置296個(gè)管腳了。越來(lái)越快的上升時(shí)間和信號完整性(SI)的需要，要求有更多數目的電源和接地管腳，故需要占用多層板中更多的層，因而驅動(dòng)了對微過(guò)孔的高密度互聯(lián)(HDI)技術(shù)的需要。
HDI是為了響應上述需要而正在開(kāi)發(fā)的互連技術(shù)。微過(guò)孔與超薄電介質(zhì)、更細的走線(xiàn)和更小的線(xiàn)間距是HDI技術(shù)的主要特征。
2.RF設計
針對RF設計，RF電路應該直接設計成系統原理圖和系統板布局，而不用于進(jìn)行后續轉換的分離環(huán)境。RF仿真環(huán)境裝的所有仿真、調諧和優(yōu)化能力仍舊是必須的，但是仿真環(huán)境較“實(shí)際”設計而言卻能接受更為原始的數據。因此，數據模型之間的差異以及由此而引起的設計轉換的題目將會(huì )銷(xiāo)聲匿跡。首先，設計者可在系統設計與RF仿真之間直接交互;其次，假如設計師進(jìn)行一個(gè)大規�；蛳喾Q(chēng)復雜的RF設計，他們可能想將電路仿真任務(wù)分配到并行運行的多個(gè)計算平臺，或者他們想將一個(gè)由多個(gè)模塊組成的設計中的每一個(gè)電路發(fā)送到各自的仿真器中，從而縮短仿真時(shí)間。
3.提高前輩的封裝
現代產(chǎn)品日漸增加的功能復雜性要求無(wú)源器件的數目也相應增加，主要體現在低功耗、高頻應用中的去耦電容和終端匹配電阻數目的增加。固然無(wú)源表貼器件的封裝在歷經(jīng)數年后已縮小得相稱(chēng)可觀(guān)了，但在試圖獲得最大極限密度時(shí)其結果仍舊是相同的。印刷元器件技術(shù)使得從多芯片組件(MCM)和混合組件轉變到今天直接可以作為嵌入式無(wú)源元件的SiP和PCB。在轉變的過(guò)程中采用了最新的裝配技術(shù)。例如，在一個(gè)層狀結構中包含了一個(gè)阻抗材料層，以及直接在微球柵陣列(uBGA)封裝下面采用了串聯(lián)終端電阻，這些都大大進(jìn)步了電路的機能�，F在，嵌入式無(wú)源元件可獲得高精度的設計，從而省去了激光清潔焊縫的額外加工步驟。無(wú)線(xiàn)組件中也正朝著(zhù)直接在基板內進(jìn)步集成度的方向發(fā)展。
4.剛性柔性PCB
為了設計一個(gè)剛性柔性PCB，必需考慮影響裝配過(guò)程的所有因素。設計者不能像設計一個(gè)剛性PCB那樣來(lái)簡(jiǎn)樸地設計一個(gè)剛性柔性PCB，就猶如該剛性柔性PCB不外是另一個(gè)剛性PCB。他們必需治理設計的彎曲區域以確保設計要點(diǎn)將不會(huì )導致因為彎曲面的應力作用而使得導體斷裂和剝離。仍有很多機械因素需要考慮，如最小彎曲半徑、電介質(zhì)厚度和類(lèi)型、金屬片重量、銅電鍍、整體電路厚度、層數和彎曲部門(mén)數目。
理解剛性柔性設計并決定你的產(chǎn)品是否答應你創(chuàng )建一個(gè)剛性柔性設計。
5.信號完整性規劃
最近幾年，針對串并變換或串行互連的與并行總線(xiàn)結構和差分對結構相關(guān)的新技術(shù)在不斷提高。
圖2表明了針對一個(gè)并行總線(xiàn)和串并轉換設計所碰到的典型設計題目的類(lèi)型。并行總線(xiàn)設計的局限在于系統時(shí)序的變化，如時(shí)鐘歪斜和傳播延時(shí)。因為整個(gè)總線(xiàn)寬度上的時(shí)鐘歪斜的原因，針對時(shí)序約束的設計依然是難題的。增加時(shí)鐘速率只會(huì )讓題目變得更糟糕。
另一方面，差分對結構在硬件層面采用了一個(gè)可交換的點(diǎn)對點(diǎn)連接來(lái)實(shí)現串行通信。通常，它通過(guò)一個(gè)單向串行“通道”來(lái)轉移數據，這個(gè)單向串行通道是可以疊加成1-、2-、4-、8-、16-和32-寬度的配置。每個(gè)通道攜帶一個(gè)字節的數據，因而總線(xiàn)可處理從8字節到256字節的數據寬度，并且通過(guò)使用某些形式的錯誤檢測技巧可保持數據的完整性。然而，因為數據速率很高，導致了其他設計題目。高頻下的時(shí)鐘恢復成為系統的重擔，由于時(shí)鐘要快速鎖定輸入數據流，以及為了進(jìn)步電路的抗抖機能還要減小所有周期到周期間的抖動(dòng)。電源噪聲也為設計師帶來(lái)了額外題目。該類(lèi)型的噪聲增加了產(chǎn)生嚴峻抖動(dòng)的可能，這將使得眼圖的開(kāi)眼變得更加難題。另外的挑戰是減少共模噪聲，解決來(lái)自于IC封裝、PCB板、電纜和連接器的損耗效應所導致的題目。
6.設計套件的實(shí)用性
USB、DDR/DDR2、PCI-X、PCI-Express和RocketIO等設計套件將毋庸質(zhì)疑地對設計師進(jìn)軍新技術(shù)領(lǐng)域產(chǎn)生很大的匡助。設計套件給出了技術(shù)的概況、具體說(shuō)明以及設計者將要面對的難題，并緊跟有仿真及如何創(chuàng )建布線(xiàn)約束。它與程序一起提供說(shuō)明性文件，這為設計者提供了一個(gè)把握提高前輩新技術(shù)的先機。
看來(lái)要獲得一個(gè)能處理布局的PCB工具是輕易的；但獲得一個(gè)不僅能滿(mǎn)足布局而且能解決你的燃眉之急的工具才是至關(guān)重要的。
