面向電信級以太網(wǎng)應用的賽靈思Per-Flow流量管理器演示：

利用單個(gè)FPGA在ML631評估套件中實(shí)施面向數據包處理（PP）和流量管理（TM）的per-flow 服務(wù)質(zhì)量（Quality of Service，QoS）演示。賽靈思高級流量管理技術(shù)在Virtex-6、Virtex-7和Kintex-7系列產(chǎn)品中具有可擴展性。它允許針對多個(gè)細分市場(chǎng)和任何端口速率使用單一的系統QoS框架，并采用統一的API（應用編程接口），可在BRAM和外部存儲器之間實(shí)現靈活的存儲器選擇和設計分區功能，支持所有DDR3、RLDⅢ、QDRⅡ+和串行存儲器。

用賽靈思All Programmable FPGA實(shí)現IEEE 1588v2 OC/BC時(shí)序演示：

IPClock利用IPC400和IPC300e評估平臺，在賽靈思FPGA上演示1588v2 普通時(shí)鐘/邊界時(shí)鐘（OC/BC）IP核。經(jīng)過(guò)全面測試和驗證的1588v2解決方案能解決網(wǎng)絡(luò )時(shí)序和同步問(wèn)題，同時(shí)可利用低成本的互聯(lián)網(wǎng)協(xié)議網(wǎng)絡(luò )滿(mǎn)足更高的3G和4G帶寬要求。1588v2 IP核能方便地與相同FPGA中的其他賽靈思IP核集成，從而幫助客戶(hù)加快產(chǎn)品上市進(jìn)程，降低總體BOM成本。

采用賽靈思All Programmable FPGA實(shí)現的PWE3方案：

賽靈思高級聯(lián)盟計劃成員CXT演示其PWE3方案，他們在連接板上運行賽靈思FPGA并通過(guò)以太網(wǎng)傳輸實(shí)時(shí)T1/E1流量。這種配置可以簡(jiǎn)化板件設計難度，從而降低了整體擁有成本（TCO），并加快產(chǎn)品的上市進(jìn)程。賽靈思All Programmable FPGA和SoC具有靈活性高和方便集成的優(yōu)勢，配合生態(tài)系統提供的其他IP塊，能夠降低整體BOM成本，同時(shí)也是實(shí)現電信級以太網(wǎng)技術(shù)的重要組成部分。

面向電信級以太網(wǎng)解決方案的Virtex-7 X690T FPGA背板和光學(xué)演示：

該Virtex-7 X690T FPGA演示在10GBASE-KR背板上安裝了80個(gè)GTH串行收發(fā)器，運行速度13.1 Gb/s，能突破2 Tb/s的帶寬障礙。Virtex-7 X690T器件在10KM光纖上具備10G Base LR的光學(xué)性能，支持多達1000個(gè)SelectIO?接口引腳，可用于為高速數據包處理和流量管理應用提供所需的存儲器帶寬。Virtex-7器件采用TSMC的28nm高性能、低功耗制造工藝生產(chǎn)，整體功耗相對于競爭型解決方案降低了25%。

現場(chǎng)演講： 擁抱網(wǎng)絡(luò )邊緣整合——實(shí)現多服務(wù)電信級以太網(wǎng)的特色化

賽靈思有線(xiàn)通信業(yè)務(wù)部的產(chǎn)品市場(chǎng)營(yíng)銷(xiāo)經(jīng)理Atul Shinde在年電信級以太網(wǎng)世界大會(huì )做了精彩演講。 探討了服務(wù)供應商應如何利用賽靈思All Programmable技術(shù)來(lái)應對和解決在實(shí)現網(wǎng)絡(luò )基礎設施投資回報過(guò)程中所面臨的挑戰。賽靈思技術(shù)能使服務(wù)供應商的網(wǎng)絡(luò )遷移策略更具特色，幫助其推出高贏(yíng)利服務(wù)并降低復雜性，從而通過(guò)降低總擁有成本的方式優(yōu)化網(wǎng)絡(luò )邊緣。