越來(lái)越多的廠(chǎng)商要求指定PCB板上的DC跡線(xiàn)阻抗。以下從設計商的角度道出了指定和控制DC跡線(xiàn)阻抗的原因...
　　1. 由于電源電壓和相關(guān)的邏輯電路門(mén)限降低了
　　- 1伏不是常見(jiàn)的電壓，但卻可以減少噪音。特別是處理器和大電流密度的設備會(huì )吸引幾安培的電源電流的情況下。
　　2. LVDS 和千兆位以太網(wǎng)都含有DC端接傳輸線(xiàn)
　　跡線(xiàn)阻抗過(guò)高會(huì )導致接收器產(chǎn)生常見(jiàn)的模式問(wèn)題。
　　3. 精密跡線(xiàn)串聯(lián)會(huì )使信號大幅衰減
　　如果跡線(xiàn)阻抗過(guò)高，LVDS和千兆位以太網(wǎng)等長(cháng)精密跡線(xiàn)和高速串行總線(xiàn)會(huì )使信號大幅衰減。
　　4. 主要OEMS都有這樣的需求！
　　- 3毫英寸（75微米）和更短的跡線(xiàn)
　　5. 某些跡線(xiàn)電阻會(huì )減少流入電流
　　熱插撥PC卡應用中，這種方法只是眾多利用固有電阻減少流入電流的方法之一，目的是通過(guò)無(wú)需添加物理組件的低成本方法實(shí)現實(shí)
　　用的功能，其它方法還有開(kāi)關(guān)電源應用中的感測電阻，或低溫應用中的加熱跡線(xiàn)。
　　6. 電源軌道的增多
　　說(shuō)明設計商在沒(méi)有足夠的層時(shí)，又再次選擇電源軌道。再加上低電壓邏輯電路的增多，確定這些電源軌道的串聯(lián)電阻十分必要，因為
　　在低電壓環(huán)境下，盡管電源公差限制按%計算是相同，但在故障發(fā)生前實(shí)際的毫伏值已減小了。
　　7. 某些微波通路PCB板出現通路不能連接的故障...
　　這種現象在使用的初期較多，因為通過(guò)微波通路的跡線(xiàn)阻抗比預計的值高。
　　8. PCB制造商通過(guò)改變線(xiàn)寬控制阻抗
　　這種方法是PCB制造商常用的方法，線(xiàn)越細，線(xiàn)寬也相應減小，傳輸線(xiàn)上的衰減將會(huì )增加，上升時(shí)間也將會(huì )縮短。
　　9. 設計商想通過(guò)降低高頻諧波含量而降低EMC
　　人們利用細跡線(xiàn)的固有整體阻抗來(lái)“消滅”時(shí)鐘或高速數據線(xiàn)的高頻諧波，確保產(chǎn)品符合EMC規定。
　　10. 不僅跡線(xiàn)越來(lái)越細，而且：
　　趨向于使用1/4 盎司的銅片（1英寸的千分之0.35），幾何尺寸的縮小不可避免的導致串聯(lián)電阻減小。
　　11. 設計商模擬性能的能力提高了
　　如果想在成品中獲得合理的Rdc，必須在建模和模擬工具中指定Rdc。
　　12. 在移動(dòng)通信領(lǐng)域
　　在有尺寸和空間限制的設計特別是天線(xiàn)的設計中，dc阻抗尤為重要。
　　總結
　　電源設計商必須時(shí)刻關(guān)注DC阻抗。不斷提高的PCB板運行速度、不斷縮小的幾何尺寸和電源電壓， 使DC阻抗成為降低高速PCB板設計中阻抗的主要方法。某些情況下降低阻抗是有用的(例如：EMC)，但多數情況下會(huì )限制最大運行速度和線(xiàn)路長(cháng)度。了解實(shí)際阻抗和產(chǎn)量變化將有助于設計商的設計。

北京得門(mén)電子研究院 www.bjdm.com 010-82822680