電子工程網(wǎng)

標題: allegro15.5導入網(wǎng)表報錯 [打印本頁(yè)]

作者: anfaye    時(shí)間: 2009-8-10 19:44
標題: allegro15.5導入網(wǎng)表報錯
本帖最后由 anfaye 于 2009-8-10 19:53 編輯

我在導入原理圖生成的網(wǎng)表的時(shí),提示了這個(gè)錯誤,說(shuō)有2個(gè)錯誤,不過(guò)不知道什麼錯誤?老大們幫忙啊,看不懂什麼地方有問(wèn)題了


#2   ERROR(102) Run stopped because errors were detected
netrev run on Aug 10 19:39:09 2009
   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON
  2 errors detected
No oversight detected
No warning detected
cpu time      0:00:35
elapsed time  0:00:00
作者: carthy    時(shí)間: 2010-6-12 23:55
樓主導一個(gè)空的PCB試試
作者: pcbkey    時(shí)間: 2015-2-4 17:55
支持一下




歡迎光臨 電子工程網(wǎng) (http://selenalain.com/) Powered by Discuz! X3.4
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页