国产高清免费不卡_摩爾學(xué)堂邀請大師拉扎維教授講授PPL及SERDES - 電子工程網(wǎng)

------------------------------------------------------------------------------------------------------------------------------------------

向大師拉扎維教授學(xué)習PLL和SerDes的設計，拉扎維教授的優(yōu)秀教學(xué)技巧及先進(jìn)技術(shù)深厚知識會(huì )有條不紊地提升你對當前半導體行業(yè)熱點(diǎn)課題的理解。

To learn PLL and SERDES design from the master. Razavi’s outstandingteaching techniques and his deep knowledge of the state of the art willmethodically elevate your understanding of these hot topics in today’ssemiconductor industry.

參加本課程需要具備基本的模擬電路知識，對PLL和SerDes感興趣的設計工程師，設計經(jīng)理，在校的高年級本科生、研究生等。

Advanced undergraduate or graduate students and practicingengineers who wish to develop a solid knowledge of PLLs and SERDES. A basicunderstanding of analog circuits is assumed.

課程時(shí)間：2016年06月06—07日（2天）

報到注冊時(shí)間：2016年6月06號，上午8:30-9:00

課程地點(diǎn)：上海集成電路技術(shù)與產(chǎn)業(yè)促進(jìn)中心（上海市浦東新區張東路1388號21幢）

課程注冊費用4200元/人（含授課費、場(chǎng)地租賃費、資料費、課程期間午餐），學(xué)員交通、食宿等費用自理（報名回執表中將提供相關(guān)協(xié)議酒店信息供選擇）；

優(yōu)惠折扣：在校學(xué)生注冊費用3200元/人；

4人以上團體報名優(yōu)惠可協(xié)商。

請各單位收到通知后，積極選派人員參加。報名截止日期為2016年05月27日,請在此日期前將報名回執表發(fā)送Email或者傳真至：

1、電荷泵鎖相環(huán)基本概念/ Fundamental Charge-Pump PLL Concepts：

基本架構，相位和頻率鎖定，循環(huán)動(dòng)力學(xué)，缺陷的影響；

Basic architecture, phase and frequency locking, loop dynamics, effect of imperfections

基本架構，優(yōu)點(diǎn)和缺點(diǎn)，時(shí)間數字轉換器設計，相位噪聲的制定，最先進(jìn)技術(shù)設計實(shí)例；

Basic architecture, advantages and disadvantages, time-to-digital converter design, phase noise formulation, examples of state of the art

數字調諧環(huán)和液晶振蕩器，調諧分辨率和相位噪聲之間的權衡，最先進(jìn)技術(shù)設計實(shí)例；

Digital tuning of ring and LC oscillators, trade-offs between tuning resolution and phase noise, examples of the state of the art

NRZ數據時(shí)鐘恢復問(wèn)題，鑒相器的拓撲結構，CDR架構，抖動(dòng)特性，最先進(jìn)技術(shù)案例研究；

Problem of clock recovery from NRZ data, phase detector topologies, CDR architectures, jitter characteristics, state-of-the-art case studies

判決反饋均衡器構架分析與設計，半速率，Quarter速率，非回旋式判決反饋均衡器，最先進(jìn)技術(shù)案例研究；

Analysis and design of DFE architectures, half-rate,quarter-rate, unrolled DFEs, state-of-the-art case studies

連續時(shí)間線(xiàn)性均衡器基本設計原則，功率增益帶寬權衡，連續時(shí)間線(xiàn)性均衡器拓撲結構；

Fundamental CTLE design principles, power-bandwidth-gain trade-offs, CTLE topologies

基本構架，多路復用器和前項均衡器設計，最先進(jìn)技術(shù)案例研究；

畢查德.拉扎維教授于1985年在沙里夫理工大學(xué)的電氣工程系獲得理學(xué)學(xué)士學(xué)位，并分別于1988年和1992年在斯坦福大學(xué)電氣工程系獲得理學(xué)碩士和博士學(xué)位。他曾在A(yíng)T&T貝爾實(shí)驗室工作，隨后又受聘于Hewlett-Packard實(shí)驗室，直到1996年為止。1996年9月，他成為加利福尼亞大學(xué)洛杉磯分校的電氣工程系副教授，隨后晉升為教授。目前他從事的研究包括無(wú)線(xiàn)收發(fā)、頻率合成，高速數據通信及數據轉換的鎖相和時(shí)鐘恢復。他出版了150多篇論文和七本書(shū)，并獲得了他的研究、教學(xué)和作者的眾多獎項。
1992年至1994年畢查德.拉扎維教授于普林斯頓大學(xué)擔任助教，1995年于斯坦福大學(xué)擔任助教。1993年至2002年，畢查德.拉扎維教授服務(wù)于國際固態(tài)電路協(xié)會(huì )ISSCC（International Solid-State Circuits Conference），1998年至2002年，服務(wù)于超大規模集成電路論壇。同時(shí)擔任IEEE固態(tài)電路、IEEE電路及系統、高速電子等刊物特約編輯。

畢查德.拉扎維教授與1994年因為卓越的編輯能力獲ISSCC的Beatrice獎，1994年在歐洲固體電子會(huì )議上獲最佳論文獎，1995年和1997年ISSCC的最佳專(zhuān)題小組獎，1997年TRW創(chuàng )新教學(xué)獎，1998年IEEE定制集成電路會(huì )議最佳論文獎，2001年度 McGraw-Hill第一編輯獎， 2001年獲得ISSCC的Jack Kilby杰出學(xué)生論文獎和卓越的編輯能力的Beatrice獎，2006年獲得洛克希德馬丁優(yōu)秀教學(xué)獎，2007年獲得UCLA教員教學(xué)獎，2009、2012年獲得CICC最佳邀請論文獎，2012、2015年獲得超大規模集成電路會(huì )議最佳學(xué)生論文獎及2103年CICC最佳論文獎，2012年, 畢查德.拉扎維教授由于在固態(tài)電路領(lǐng)域做的突出貢獻被IEEE固態(tài)電路協(xié)會(huì )授予Donald O. Pederson獎。Donald O. Pederson 獎是IEEE 固態(tài)電路的一個(gè)技術(shù)領(lǐng)域獎，該獎每年由IEEE 固態(tài)電路委員會(huì )頒發(fā)給那些“對固態(tài)電路領(lǐng)域有突出貢獻”的人，2014年獲得美國工程教育學(xué)會(huì )PSW教學(xué)獎。

畢查德.拉扎維教授同時(shí)也被評為國際固態(tài)電路會(huì )議（ISSCC）50年以來(lái)排名前10位的作者之一。他是IEEE著(zhù)名講師、特別會(huì )員。