97人人模人人爽人人_STM系列（4）--STM32以太網(wǎng)電路設計注意事項 - 電子工程網(wǎng)

STM32Fxx7 系列（互聯(lián)型產(chǎn)品）中內置了 MAC，配合外置的 PHY 可以實(shí)現以太網(wǎng)通訊。這篇文檔將介紹以太網(wǎng)接口的信號定義，重點(diǎn)介紹時(shí)鐘電路的設計，并給出在實(shí)踐中已成功應用的設計方案，希望可以對需要進(jìn)行以太網(wǎng)電路設計的朋友提供幫助。

STM32 的以太網(wǎng)支持 10M/100M bits 的全雙工和半雙工的工作方式，其中的 MAC 通過(guò) MII 接口或者 RMII 接口與 PHY 通訊。

MII 接口標準定義了 16 跟信號線(xiàn)，根據功能將其可以分為 3 組（發(fā)送，接收，載波偵聽(tīng) 和沖突監測），另外還有用于對 PHY 進(jìn)行配置的 SMI 接口。

·TX_CLK：MII 接口需要 25MHz 的時(shí)鐘（100Mbits 傳輸速率時(shí)），當以 10Mbits 的速率工作，PHY 內部的電路會(huì )對

·TXD[3 :0] : 根據時(shí)鐘速率，不難算出 TXD 需要 4 根數據線(xiàn)。數據線(xiàn)需要與時(shí)鐘保持同步。

·TX_ER : 發(fā)送錯誤指示信號，MAC 通過(guò)此信號向 PHY 表示數據無(wú)效。需要注意的是在許多 PHY 和 MAC 中，這個(gè) 信號是沒(méi)有的（STM32 就沒(méi)有這個(gè)信號，圖中用虛線(xiàn)表示），由于在另一端的接收信號中包含 RX_ER，因此這個(gè) 信號是不必要的。

·RX_ER：接收錯誤指示信號，PHY 通過(guò)此信號向 MAC 層表示在某一幀數據中發(fā)現問(wèn)題。需要與RX_DV 一起使用。

CRS，COL：這兩根信號線(xiàn)在半雙工工作方式下提供載波偵聽(tīng)和沖突監測功能，全雙工下無(wú)用。

MDC，MDIO：對 PHY 進(jìn)行配置的接口�？梢酝ㄟ^(guò) GPIO 口進(jìn)行模擬。

RMII 接口可以簡(jiǎn)單的理解為（Reduce-MII）接口，即減少了 MII 接口中信號線(xiàn)的數量�；驹硎峭� 過(guò)提高時(shí)鐘速率來(lái)完成的（RMII 的時(shí)鐘為 50MHz），因此發(fā)送/接收數據線(xiàn)都只需要兩根，并合并了一定功能引腳。

仔細觀(guān)察圖 1 和圖 2，細心的讀者會(huì )發(fā)現兩者在時(shí)鐘電路上有著(zhù)明顯的區別。在 MII 接口電路中，時(shí)鐘由 PHY 向 MAC 提供

（時(shí)鐘源由通訊的一方來(lái)提供）；在 RMII 接口電路中，MAC 和 PHY 共同使用來(lái) 自外部的時(shí)鐘信號（數據的發(fā)送方和接收方采用同一個(gè)時(shí)鐘源）。

由于 MAC 和 PHY 的通訊速率相對較快，為保證硬件電路的可靠性，在設計中應該通過(guò)器件的數據手冊了解相關(guān)參數以確定具體的電路方式。一般需要注意的有：

·上升時(shí)間/下降時(shí)間 t_rise/t_fall : STM32 的 GPIO 口可以進(jìn)行擺率的設置，不同擺率下上升時(shí)間和下降時(shí)間是不同的。尤為需要注意的是，當使用 MCO（Main Clock Output 需要了解此功能的讀者請閱讀參考手冊）對多個(gè) PHY 提供時(shí)鐘，需考慮負載的增加，對輸出能力的要求的影響。

·時(shí)鐘抖動(dòng)（短周期）jitter(short term)：特別需要注意的是此項參數，不同的 PHY 對此項參數的有不同的要求，一般多要求 jitter 小于幾十個(gè) ps，有些 PHY 的則要求 jitter 小于幾百個(gè) ps。STM32 的 MCO 直接輸出 HSE 的時(shí)鐘抖動(dòng) 一般在 30~40ps，但若使用 PLL 對 HSE 倍頻后，再由 MCO 輸出會(huì )帶來(lái)幾百個(gè) ps 的時(shí)鐘抖動(dòng)。

下面將分別介紹目前在實(shí)踐中應用最為廣泛的兩種接口電路。

如圖 3 所示，此系統是典型的 MII 接口電路設計，PHY 所需的時(shí)鐘由 STM32 的 MCO 管腳輸出（直接輸出 HSE 的信號，沒(méi) 有經(jīng)過(guò) PLL 處理）。需保證 MCO 輸出的時(shí)鐘滿(mǎn)足 PHY 的要求。

如圖 4 所示，此系統是典型的 RMII 接口電路設計，MAC 和 PHY 所需的時(shí)鐘由外部的有源晶振（50MHz）提供，需保證OSC 輸出的時(shí)鐘滿(mǎn)足 MAC 和 PHY 的要求。

盡管本文討論的是以太網(wǎng)電路的設計要點(diǎn)，事實(shí)上，在數字電路接口的設計中，了解信號鏈走向和器件的參數要求都是必要的，也只要如此，才可以保證數字電路接口的硬件可靠性。

文章來(lái)源：微信公眾號融創(chuàng )芯城（一站式電子元器件、PCB、PCBA購買(mǎi)服務(wù)平臺，項目眾包平臺，方案共享平臺）