電子工程網(wǎng)

標題: 求助各位大俠：VerilogHDL程序出了點(diǎn)錯誤 [打印本頁(yè)]

作者: saralover 時(shí)間: 2010-11-17 16:39
標題: 求助各位大俠：VerilogHDL程序出了點(diǎn)錯誤
我是新手剛學(xué)VerilogHDL不久，編程的時(shí)候遇到了一點(diǎn)問(wèn)題，求助各位大俠

reg [22:0] sum,sum1,sum2;

.....
if(sum1>sum2) begin sum<=sum1-sum2; p<=1; end
else begin sum<=sum2-sum1; p<=0; end
.........

編譯綜合結束后，sum只有10位了，請問(wèn)這是為什么？？？

作者: xyj 時(shí)間: 2010-11-21 09:15
友情幫頂。。。

作者: penpen 時(shí)間: 2011-10-13 20:26
幫挺起

作者: 月落無(wú)痕 時(shí)間: 2011-10-14 19:02
幫頂起

歡迎光臨電子工程網(wǎng) (http://selenalain.com/)

午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页