電子工程網(wǎng)

標題: 讓PCB Layout工程師相見(jiàn)恨晚的一些Allegro實(shí)戰技巧 [打印本頁(yè)]

作者: 板兒妹0517    時(shí)間: 2019-5-27 15:44
標題: 讓PCB Layout工程師相見(jiàn)恨晚的一些Allegro實(shí)戰技巧
1、Allegro封裝原點(diǎn)修改
打開(kāi) dra文件后 在菜單欄 setup - change drawing origin
在命令欄輸入 新的參考點(diǎn)位置 如想更改新坐標位置為 1,2 。輸入  x 1 2
2、Allegro封裝引腳編號修改
1)打開(kāi)dra文件在find里面 off all  然后只點(diǎn)擊text
2)點(diǎn)擊需要更改的焊盤(pán)
3)菜單欄edit - text
4)彈出窗口修改即可

3、Allegro對齊操作
在placement edit模式下,選中元件,右鍵對齊即可。

4、Allegro走線(xiàn)居中技巧
雙擊兩個(gè)pin后,直接的走線(xiàn)會(huì )居中。

5、Allegro快速刪除dangling線(xiàn)
route——Gloss—–parameters
彈出選項窗口點(diǎn) line smoothing 這一任務(wù)項,然后ok,然后點(diǎn)gloss即可消除dangling線(xiàn)。

6、Allegro顏色設置的導入與導出
導出:file->export->paremeter,選color
導入:file->import->paremete

7、Allegro原色透明度設置
display->colour/visibility->display->OpenGL->Global transparency->transparent
8、Allegro如何關(guān)閉鋪銅(覆銅)shape的顯示
Allegro的shape 默認顯示模式是通過(guò) 菜單 “Setup” -> “User Preferences…” ,然后在彈出的 “ User Preferences Editor” 用戶(hù)配置窗口中選擇 “Display” 選項下的 “shape_fill”, 勾選對應的選項即可實(shí)現禁止鋪銅顯示還是顯示鋪銅邊框功能。

9、Allegro快速隱藏電源/地網(wǎng)絡(luò )飛線(xiàn)(鼠線(xiàn))
Cadence Allegro菜單欄”Edit->Net Properties…”,然后會(huì )彈出”Allegro Constraint Manager”對話(huà)框(即我們常說(shuō)的約束規則管理器對話(huà)框),并會(huì )自動(dòng)切換至“Properties”選項卡,我們在節點(diǎn)“Net->General Properties”下搜索對應的網(wǎng)絡(luò ),如“GND、VCC-3V”,在對應的“Not Rat”列設置為“On”狀態(tài),即可隱藏對應的飛線(xiàn)啦。如果要取消隱藏,則選擇“Clear”。

10、Allegro布線(xiàn)時(shí)添加過(guò)孔
1)在放置過(guò)孔前先要進(jìn)行簡(jiǎn)單的設置。
在菜單欄Setup->Constraints->physical
出來(lái)的列表里面找到vias 點(diǎn)擊出現一個(gè)對話(huà)框在對話(huà)框中選擇需要的過(guò)孔。(類(lèi)型比較多可以在下面過(guò)濾器輸入v*)
選擇好過(guò)孔后關(guān)閉即可。
當然還有很多約束在這里設置,比如多大的線(xiàn)寬對應多大的過(guò)孔.
2)使用過(guò)孔:
在布線(xiàn)的時(shí)候雙擊左鍵即可添加過(guò)孔,或者點(diǎn)擊右鍵。
(圖文整理自網(wǎng)絡(luò ),如侵刪。)
想擴充和提升自己硬件設計方面的技能嗎?想在職場(chǎng)上提升自己的競爭力嗎?不妨從學(xué)習原理圖設計開(kāi)始。在“騰訊課堂”可學(xué)習Orcad原理圖設計實(shí)戰課程:4周通過(guò)VR產(chǎn)品學(xué)習原理圖設計






歡迎光臨 電子工程網(wǎng) (http://selenalain.com/) Powered by Discuz! X3.4
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页