電子工程網(wǎng)

標題: 基于ZYNQ+DSP平臺Zynq7035/45 PL端高速串行接口的千兆以太網(wǎng)UDP例程設計和使用說(shuō)明 [打印本頁(yè)]

作者: CoreKernel 時(shí)間: 2022-1-14 11:58
標題: 基于ZYNQ+DSP平臺Zynq7035/45 PL端高速串行接口的千兆以太網(wǎng)UDP例程設計和使用說(shuō)明

1、例程目的

基于廣州星嵌電子ZYNQ+DSP開(kāi)發(fā)板的Zynq7035/45 PL端高速串行接口，使用千兆以太網(wǎng)通訊方式來(lái)測試驗證底板上的光口通信，實(shí)現以下以太網(wǎng)功能：

1）支持IP、UDP協(xié)議，實(shí)現UDP數據收發(fā)；

2）支持ARP、ICMP協(xié)議，實(shí)現PING功能。

2、例程設計框圖

圖1例程設計框圖

1	時(shí)鐘管理單元	為例程提供時(shí)鐘源；
2	基于高速串行接口的千兆以太網(wǎng)PHY	以太網(wǎng)PHY，本地為GMII接口，對外是高速串行接口，可對接光口轉RJ45模塊，連接到外部以太網(wǎng)；
3	時(shí)鐘域切換模塊	gmii接收數據時(shí)鐘域切換，ping功能模塊收發(fā)數據要求在同一個(gè)時(shí)鐘域；
4	Ping功能模塊	支持ARP、ICMP協(xié)議，實(shí)現以太網(wǎng)PING功能；
5	UDP功能模塊	支持IP、UDP協(xié)議，實(shí)現UDP數據收發(fā)功能；
6	MUX復用器	ping功能模塊和UDP功能模塊各自gmii發(fā)送數據復用輸出；
7	PHY復位模塊	以太網(wǎng)PHY復位控制；

3、例程文件結構

圖2例程文件結構

4、例程使用說(shuō)明4.1硬件連接

1）使用PCIE供電，連接FPGA JTAG下載線(xiàn)至JTAG調試口，將高速串行接口轉RJ45模塊插入光口籠子里面，并用千兆網(wǎng)線(xiàn)連接至PC電腦：

2）打開(kāi)電源開(kāi)關(guān)。

4.2測試

1）本地MAC和IP地址：

2）測試環(huán)境：

3）同時(shí)進(jìn)行ping操作和UDP數據收發(fā)功能正常：

（以上實(shí)驗數據基于廣州星嵌電子ZYNQ7035/7045開(kāi)發(fā)板測試結果）

5、開(kāi)發(fā)平臺說(shuō)明5.1、供電

USB TYPE-C/PCIe供電，12V@4A

5.2、硬件資源

1、表 1評估板硬件參數

DSP	處理器型號TI TMS320C6657，2核C66x，主頻1.25GHz
Zynq	Xilinx XC7Z035/XC7Z045-2FFG676I 2x ARM Cortex-A9，主頻 800MHz（-2）/1GHz（-3），2.5DMIPS/MHz 1x Kintex-7 架構可編程邏輯資源
CPLD	MAX10型號10M02SCM153
FLASH	DSP SPI Flash:32MByte FPGA SPI Flash:64MByte
EEPROM	AT24C1024BN-SH-T
DDR3	DSP DDR3:1GBytes ZYNQ DDR3:1GBytes（PS端）
溫度傳感器	TMP102AIDRLT
CameraLink	支持2路Base輸入、或者2路Base輸出、或者1路Full 輸入或輸出
SFP+	1路支持萬(wàn)兆光模塊
千兆網(wǎng)口	DSP 1路 ZYNQ PS 1路
PCIe	1x PCIe 雙通道（DSP端）
SD	1x Micro SD
USB	1x USB 3.0；1x USB 2.0
IO	1x 50pin
M.2	1x 可接SATA、NVME SSD、4G、5G模塊
HDMI	1x HDMI OUT （PL端）
觸摸屏接口	1xUSB
音頻	1x LINE IN 1x MIC IN 1x LINE OUT
LPC FMC	1路
電源接口	1x TYPE-C接口 12V@4A 標準PCIe供電

5.3 開(kāi)發(fā)資料

序號	提供資料
1	核心板引腳定義說(shuō)明；
2	可編輯底板原理圖、可編輯底板PCB、芯片Datasheet；
3	提供Zynq與DSP通過(guò)SRIO、EMIF16、SPI等相關(guān)通訊例程；
4	提供豐富的Demo程序，包含ZYNQ+DSP多核通信教程，完美解決多核開(kāi)發(fā)瓶頸；
5	提供完整的平臺開(kāi)發(fā)包、入門(mén)教程，節省軟件整理時(shí)間。