電子工程網(wǎng)

標題: ISE10.1除法器IP核問(wèn)題，各位大俠幫幫忙，很著(zhù)急》。。。。 [打印本頁(yè)]

作者: liqibeckham 時(shí)間: 2012-5-24 16:01
標題: ISE10.1除法器IP核問(wèn)題，各位大俠幫幫忙，很著(zhù)急》。。。。
我嘗試了IP內核中的Math Functions--dividers，里面有2個(gè)IP核，我都試過(guò)了，仿真的時(shí)候輸出總是高阻狀態(tài)。
我使用的是Xilinx V2PRO， ISE10.1， Verilog語(yǔ)言，采用自帶的ISE Simulator仿真器
仿真的時(shí)候出現下面這行提示，并且仿真結果也一直處于高阻狀態(tài)，求求各位大俠幫我解決，真的很著(zhù)急......

HDLCompiler:559 - "divider.v" Line 60. Instantiating unknown module DIV_GEN_V1_0

作者: McuPlayer 時(shí)間: 2012-5-24 16:46
請不要重復發(fā)帖

歡迎光臨電子工程網(wǎng) (http://selenalain.com/)

午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页