|
1 引言 隨著(zhù)雷達技術(shù)的發(fā)展,線(xiàn)性調頻信號已經(jīng)廣泛應用于高分辨率雷達領(lǐng)域｡過(guò)去獲得線(xiàn)性調頻信號主要借助模擬方法,其中包括VCO方法和聲表面波方法｡這兩種脈沖電壓信號的產(chǎn)生方法因其一些固有的缺陷(如對環(huán)境溫度比較敏感､信號波形比較單一､信號產(chǎn)生的重復性差､線(xiàn)性度及信號間的相關(guān)性不理想等)而制約了雷達整機性能的提高｡目前,VCO方法和聲表面波方法已漸漸被數字方法所取代｡直接數字頻率合成方法具有傳統方法所不具備的許多突出優(yōu)點(diǎn),如頻率分辨率和切換速度高,頻率切換時(shí)相位可保持連續,超寬的頻率范圍,能實(shí)現各種調制波和任意波形的產(chǎn)生以及易于實(shí)現全數字化設計等｡然而,其全數字化的工作原理也給它帶來(lái)了兩個(gè)缺點(diǎn),一是輸出雜散較大,二是輸出帶寬將受到限制｡但是,這一缺陷隨著(zhù)新工藝和新算法的出現正在逐漸得到改善｡ AD9858是AD公司于2003年推出的一款高性能DDS芯片,其工作頻率高達1GHz,雜散性能指標更高于以前的產(chǎn)品｡AD9858憑借優(yōu)良的性能可廣泛應用于甚高頻/超高頻本振合成器､雷達､蜂窩基站跳頻合成器等許多領(lǐng)域｡ 2 AD9858的主要特點(diǎn) AD9858的工作頻率最高可達1GHz,由于該芯片在時(shí)鐘輸入端提供有二分頻器,因而其外部時(shí)鐘最高可達2GHz｡AD9858內部集成有10位數模轉換器,其頻率分辨率(即頻率累加器位數)為32位,可輸出高達400MHz的信號｡而其內部集成的可編程快鎖充電泵(charge pump)和鑒頻器(phase frequency detector)使其非常適合于高速DDS和鎖相環(huán)結合應用的場(chǎng)合;同時(shí),它還提供有模擬混頻器,可適用DDS､  LL和混頻器相結合的應用場(chǎng)合｡此外,AD9858的雜散抑制性能和諧波抑制性能也非常突出,當輸出40MHz信號時(shí),±1MHz帶寬內的數模轉換SFDR為-87dBc,輸出180MHz信號時(shí),±1MHz帶寬內的數模轉換SFDR為-84dBc｡ AD9858作為一個(gè)可編程DDS器件,其配置相對比較簡(jiǎn)單,頻率調節字和控制字可以以并行方式或串行方式寫(xiě)入｡將數據寫(xiě)入控制與工作有關(guān)的寄存器中就可以配置AD9858了｡當AD9858工作于點(diǎn)頻模式時(shí),有四個(gè)用戶(hù)定義的頻率可以通過(guò)一對外部引腳來(lái)選擇,這四個(gè)頻率允許用戶(hù)寫(xiě)入四個(gè)不同的頻率調節字和相位偏移字,從而獲得不同的頻率和相位偏移｡AD9858還可以配置為掃頻模式｡為了節省功耗,可以通過(guò)編程使其進(jìn)入全休眠狀態(tài)｡3 AD9858的配置 3.1 掃頻工作模式的配置 AD9858有兩種工作模式,單一點(diǎn)頻模式和掃頻模式｡單一點(diǎn)頻模式的配置比較簡(jiǎn)單,只需將控制寄存器(CFR)(注:與掃頻模式的配置類(lèi)似,不同點(diǎn)在于將掃頻使能位置0)和頻率調節字(FTW)配置完畢,即可打開(kāi)該功能｡下面介紹掃頻工作模式的配置方法｡掃頻模式需要配置的寄存器有控制寄存器(CFR)､頻率調節字(FTW)､步進(jìn)頻率調節字(DFTW)､步進(jìn)頻率斜率控制字(DFRRW)和相位偏移字(POW),其中,控制寄存器有4個(gè)字節,地址分別為0x00､0x01､0x02和0x03｡由于該設計未用到PLL功能,故與PLL有關(guān)的控制字均置為無(wú)效｡0x01的Bit7為掃頻使能位,將其置1可打開(kāi)掃頻功能｡ 對于線(xiàn)性調頻工作狀態(tài)的實(shí)現,還有幾點(diǎn)需要說(shuō)明｡由于線(xiàn)性調頻信號是有時(shí)寬限制的,因此,AD9858具有輸出線(xiàn)性調頻信號的功能,但是不具有定時(shí)的功能,所以需要外部定時(shí)器來(lái)實(shí)現對時(shí)寬的控制｡AD9858的線(xiàn)性調頻工作原理是:先指定頻率起始點(diǎn)和步進(jìn)頻率,并使頻率以系統時(shí)鐘的1/8或其整數倍進(jìn)行累加,但是在沒(méi)有指定上限的情況下,會(huì )一直掃到1/2參考時(shí)鐘頻率處(即奈奎斯特頻率),故需做好對上限頻率的控制｡利用定時(shí)器可以實(shí)現對上限頻率的精確控制｡ 3.2 頻率調節字的計算 設輸出頻率為f0,相位累加器的位數為N,參考時(shí)鐘為fSYSCLK,則頻率調節字為2: ftw=f0×2N /fSYSCLK 3.3 步進(jìn)頻率調節字的計算 設fF為終止頻率,fS為起始頻率,DFRRW為步進(jìn)頻率斜率調節字,T為線(xiàn)性調頻信號時(shí)寬,則步進(jìn)頻率控制字為3 DFTW=(|fF-fs|/fSYSCLK2)DRRRW/T ×232 4 硬件結構 本設計利用AD9858上集成的鎖相環(huán)來(lái)將60MHz的時(shí)鐘信號倍頻到960MHz,以便使其作為DDS的工作參考時(shí)鐘,配置芯片選用Xilinx公司生產(chǎn)的CPLD芯片XC95144XL來(lái)完成｡其電路的硬件結構如圖｡ 使用XC95144XL時(shí),可按照AD9858數據手冊上提供的時(shí)序來(lái)對圖中所示的端口進(jìn)行操作,以便完成對AD9858的配置｡用60MHz時(shí)鐘輸入到PFD端口可作為鑒頻器的輸入,VCO的輸出經(jīng)功分器后,一路經(jīng)16分頻后從DIV端口輸入作為鑒頻器的輸入,另一路直接從端口REFCLK輸入以作為DDS的參考時(shí)鐘｡端口CP的輸出經(jīng)環(huán)路濾波后可作為VCO的調諧電壓｡而線(xiàn)性調頻信號則從端口IOUT輸出,并經(jīng)帶通濾波器和放大器后,作為最終所需要的輸出｡ 5 控制流程 該設計的配置芯片選用的是Xilinx公司的XC95144XL,控制程序采用VHDL語(yǔ)言編寫(xiě)｡設計輸出的線(xiàn)性調頻信號的起始頻率為48MHz,終止頻率為72MHz,時(shí)寬為20μs,其控制流程如圖2所示｡在系統接到上電復位信號后,可依次向CFR､FTW､DFTW､DFRRW寫(xiě)控制字,然后等待脈沖展寬信號的到來(lái)｡脈沖展寬信號為外部激勵信號,上升沿有效｡當檢測到一個(gè)上升沿之后,系統將發(fā)出一個(gè)update信號(update信號的作用是將寫(xiě)入寄存器的數據導入DDS內核,同時(shí)使DDS按照新的配置開(kāi)始工作),同時(shí)計數器開(kāi)始計數并輸出寬度為20μs的線(xiàn)性調頻信號,同時(shí)對地址為0x02的寄存器進(jìn)行操作,以將Bit3置為高電平,并使相位累加器的清零位有效｡計數器計滿(mǎn)后會(huì )發(fā)出一個(gè)update信號,由于此時(shí)相位累加器清零位有效,此時(shí)相位累加器被清零,與此同時(shí)停止輸出線(xiàn)性調頻信號,然后繼續對地址為0x02的寄存器進(jìn)行操作,同時(shí)也將Bit3置為低電平,并使相位累加器清零位無(wú)效,此時(shí)如果接收到update信號,則線(xiàn)性調頻信號重新輸出｡至此,系統將進(jìn)入等待狀態(tài)以等待脈沖展寬信號的到來(lái),這樣依次往復,即可實(shí)現脈沖線(xiàn)性調頻信號的輸出｡ 6 結束語(yǔ) 隨著(zhù)數字電子技術(shù)的發(fā)展,直接數字頻率合成得到了日益廣泛的應用,DDS技術(shù)也日臻完善｡傳統線(xiàn)性調頻信號的產(chǎn)生方法(VCO方法和聲表面波方法)由于線(xiàn)性度差､頻率穩定度低而逐漸被淘汰｡本文介紹了一種采用DDS方式直接產(chǎn)生線(xiàn)性調頻信號的全數字設計方法｡該方案一方面采用了當今技術(shù)最為領(lǐng)先的DDS芯片AD9858,另一方面也根據嚴格的高速電路設計理論進(jìn)行了整體規劃和布線(xiàn)｡經(jīng)過(guò)測試,該方案的各項性能指標均較高,從而證實(shí)了其可行性和前瞻性,同時(shí)也表明AD9858在相位噪聲､雜散抑制度､諧波抑制度等方面確有很好的表現｡ |
