博客
VU9P處理板設計原理圖：412-基于單XCVU9P+雙DSP C6678的雙FMC接口 100G光纖傳輸加速計 ...
|
基于單XCVU9P+雙DSP C6678的雙FMC接口 100G光纖傳輸加速計算卡
一、板卡概述
板卡包括一片Xilinx FPGA XCVU9P,兩片 TI 多核DSP TMS320C6678及其控制管理芯片CFPGA.設計芯片滿(mǎn)足工業(yè)級要求。
FPGA VU9P 需要外接4路Q(chēng)SFP+(100Gbps)及其兩個(gè)FMC HPC接口。DSP需要外接兩路千兆以太網(wǎng)。如下圖所示：
圖 1：原理框圖
二、主要功能及性能指標
FPGA處理器采用Xilinx Virtex UltralSCALE+ 系列芯片 XCVU9P。
FPGA 外掛2組FMC HPC 連接器。
FPGA 外掛兩簇DDR4
FPGA 每簇DDR4位寬64bit，容量2GB，數據速率2400Mb/s。
FPGA 連接4路Q(chēng)SPF+，每路Q(chēng)SFP+數據速率100Gb/s。
FPGA 預留GPIO ,TTL3V3電平。
光模塊的參考時(shí)鐘可以切換至外部時(shí)鐘源，頻率245.76MHz。
DSP處理器采用兩顆TI 8核處理器TMS320C6678。
每片DSP 外掛一組64bit DDR3顆粒，總容量2GB，數據速率1333Mb/s。
DSP 采用EMIF16 NorFlash加載模式，NorFlash容量32MB。
每片DSP 外掛兩路千兆以太網(wǎng)1000BASE-T，分別放置在板卡的上邊沿和下邊沿。
DSP 和FPGA 之間通過(guò)SRIO x4互聯(lián)@5Gbps。
DSP間通過(guò)Hyperlink x4 互聯(lián)。
DSP,FPGA,CFPGA 仿真器接口連接到J30J-66ZKWP7-J連接器,且板卡預留仿真器接口。
CFPGA 外接撥碼開(kāi)關(guān)控制DSP boot模式的切換。
板卡單電源輸入12v。
板卡配套散熱和加固設計。
三、FMC配套子卡說(shuō)明
子卡編號
說(shuō)明
FMC147
1.25 GSPS / 2.5 GSPS / 5.0 GSPS 10位ADC
FMC228
四路16位1.2Gsps DAC
FMC303
兩路14位2.5Gsps DA
四、板卡結構
板卡結構為非標結構，長(cháng)x寬：360mm x 217mm，光口的位置在板卡的左側，電源供電在板卡的上邊沿，具體板卡形態(tài)如下圖所示：
圖 2：板卡外形
五、FPGA資源介紹
GTY分配
VU9P有52對GTY,其高速率32.75Gb/s。由下表可知目前的設計只占用了12GTY。
接口描述
接口個(gè)數
GTH數量
QSFP+
4
16
SRIO
1
4
FMC
2
16
總計
36
GPIO分配
VU9P共有HP管腳832個(gè)，16個(gè)bank。BPI Flash 占用1個(gè)，和DSP 互聯(lián)占用1個(gè)。
接口描述
接口數量
占用管腳個(gè)數
占用BANK數量
備注
BPI Flash
1
1
FMC
2
8
DDR4
2
6
DSP
2
1
六、接口測試
DSP接口
表 1：DSP接口測試項
序號
接口
備注
1
DDR3 接口測試
2
千兆以太網(wǎng)測試
3
SRIO 接口測試
4
程序加載測試
5
FPGA接口
表 2：FPGA接口測試項
序號
接口
備注
1
QSFP+接口測試
2
SRIO 接口測試
3
程序加載測試
4
DDR4接口測試
5
FMC 參考測試
6
