為何除法器IP內核仿真總是高阻狀態(tài)

查看數: 5159 | 評論數: 1 | 收藏 0
關(guān)燈 | 提示:支持鍵盤(pán)翻頁(yè)<-左 右->
    組圖打開(kāi)中,請稍候......
發(fā)布時(shí)間: 2011-5-16 21:01

正文摘要:

我剛開(kāi)始玩FPGA,發(fā)現不能直接使用除法,需要使用除法內核(暫時(shí)沒(méi)考慮自己別寫(xiě)除法程序)。 我嘗試了IP內核中的Math Functions--dividers, 里面有2個(gè)IP核,我都試過(guò)了,仿真的時(shí)候輸出總是高阻狀態(tài)。 我使用的是 ...

回復

txmilan 發(fā)表于 2011-5-16 21:18:07
對了,是試過(guò)其他一些IP核的仿真,都沒(méi)有問(wèn)題
關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页