電子工程網(wǎng)»論壇 › 技術(shù)區 › FPGA/CPLD › 為何除法器IP內核仿真總是高阻狀態(tài)

為何除法器IP內核仿真總是高阻狀態(tài)

查看數: 5159 | 評論數: 1 | 收藏 0

關(guān)燈 | 提示：支持鍵盤(pán)翻頁(yè)<-左右->

帖子模式

txmilan

發(fā)布時(shí)間: 2011-5-16 21:01

正文摘要:

我剛開(kāi)始玩FPGA，發(fā)現不能直接使用除法，需要使用除法內核（暫時(shí)沒(méi)考慮自己別寫(xiě)除法程序）。我嘗試了IP內核中的Math Functions--dividers，里面有2個(gè)IP核，我都試過(guò)了，仿真的時(shí)候輸出總是高阻狀態(tài)。我使用的是 ...

回復

txmilan 發(fā)表于 2011-5-16 21:18:07

對了，是試過(guò)其他一些IP核的仿真，都沒(méi)有問(wèn)題