Verilog
在電子設計自動(dòng)化行業(yè)中，Verilog是一種硬件描述語(yǔ)言，可以用它來(lái)對電子系統進(jìn)行描述。Verilog是電氣電子工程師學(xué)會(huì )（IEEE）標準之一。
Verilog能夠在多種抽象級別對數字邏輯系統進(jìn)行描述：既可以在開(kāi)關(guān)級、邏輯門(mén)級進(jìn)行描述，也可以在寄存器傳輸級對電路數據流、行為進(jìn)行描述。除了對電路的邏輯功能進(jìn)行描述，Verilog代碼還能夠被用于邏輯仿真、邏輯綜合，其中后者可以把寄存器傳輸級的Verilog代碼轉換為邏輯門(mén)級的網(wǎng)表，從而方便在現場(chǎng)可編程邏輯門(mén)陣列上實(shí)現硬件電路，或者讓硬件廠(chǎng)商制造具體的專(zhuān)用集成電路。設計人員還可以利用Verilog的擴展部分進(jìn)行模擬電路和混合信號集成電路的設計。
