跟我學(xué)嵌入式(arm fpga 原理圖 pcb verilog 焊接調試軟件硬件)

wangkj · 發(fā)表于 2012-12-10 10:44:58

在我們自己打原理圖圖上按ctrl+v,找到合適的位置放下

wangkj · 發(fā)表于 2012-12-10 10:45:29

同樣，把usb部分也拷貝過(guò)來(lái)

wangkj · 發(fā)表于 2012-12-10 10:47:58

注意，把新拷貝進(jìn)來(lái)的圖的電源，地去掉，換上我們這個(gè)圖的。
同時(shí)，把usb接口挪到inte**ce部分，這次用ctrl+x,ctrl+v操作。

wangkj · 發(fā)表于 2012-12-10 10:48:16

用拷貝粘貼的辦法，增加allegro原理圖中的電源部分,
視頻講解

wangkj · 發(fā)表于 2012-12-10 10:48:32

原理圖中，該有的都有了，但是，元器件數值型號封裝這些詳細信息還沒(méi)有，
現在我們補充這些信息。
我們從以前做過(guò)的原理圖中拷貝已經(jīng)驗證正確的一些信息。
我們同時(shí)打開(kāi)兩個(gè)工程文件。
從已經(jīng)成熟原理圖中，拷貝那些信息。

wangkj · 發(fā)表于 2012-12-10 10:48:55

先打開(kāi)我們自己的原理圖

wangkj · 發(fā)表于 2012-12-10 10:50:34

再打開(kāi)一份以前的我自己做過(guò)的原理圖
這份以前的原理圖，我上傳到附件中了，請下載后，打開(kāi)。
這完全是我個(gè)人作品，可以放心使用。

dsn.rar (72.6 KB)

wangkj · 發(fā)表于 2012-12-10 10:50:58

兩份原理圖同時(shí)打開(kāi)

wangkj · 發(fā)表于 2012-12-10 10:51:21

雙擊選中電阻參數，
修改電阻阻值，跟官方開(kāi)發(fā)板一致

wangkj · 發(fā)表于 2012-12-10 10:51:53

在Tools->Annotate菜單中，復位原理圖器件編號。

wangkj · 發(fā)表于 2012-12-10 10:53:47

按照廠(chǎng)家原理圖，修改的一樣。
這是為了跟廠(chǎng)家的開(kāi)發(fā)板對比，這樣做，只是為了方便對比。
不一致，也完全沒(méi)關(guān)系。線(xiàn)路板照常工作。

一般我把不需要焊接的原件的數值，都加上x(chóng)x標志，比如，
6.8pf電容，預留但不焊接，我就標上，6.8xx,這樣，將來(lái)
提供的焊料清單，就非常清楚。
如果在一個(gè)公司中，做好這種約定，就成為了流程的一個(gè)部分。

wangkj · 發(fā)表于 2012-12-10 10:54:59

我們的Mcu,U3沒(méi)有器件型號，這應該是元件屬性設置上沒(méi)顯示，
鼠標右鍵點(diǎn)擊，u3,選擇Edit Properties

選中Value,點(diǎn)擊Display,把Value Only選中即可顯示。

wangkj · 發(fā)表于 2012-12-10 10:56:42

如果覺(jué)得字體小，可以雙擊這個(gè)字符串，選中Change按鈕，選擇合適的字體。

逐個(gè)對比廠(chǎng)家和我們的原理圖，把器件標號盡量做到一致之后，
就開(kāi)始填元器件的封裝特性(pcb footprint),這是原理圖和PCB對應的最重要的關(guān)系，
還有一個(gè)網(wǎng)表，以后我們會(huì )講到。

我們這次還是用拷貝粘貼的辦法，用我們原來(lái)已有的圖的pcb footrpint填寫(xiě)到我們的圖上。
我們先改電阻，打開(kāi)我們原來(lái)的原理圖，找到任意一個(gè)頁(yè)面的電阻，雙擊之后，找到他的pcb footprint的屬性。

wangkj · 發(fā)表于 2012-12-10 10:57:26

然后，在我們的現在做的這份原理圖的所有電阻上雙擊，然后再pcb footprint中填寫(xiě)剛才用ctrl+c拷貝過(guò)來(lái)的封裝類(lèi)型。

我們其他元器件，都這樣處理。填上所有的pcb footprint

wangkj · 發(fā)表于 2012-12-10 11:05:18

練習的時(shí)候，可以用我這份做好的圖中封裝類(lèi)型拷貝到你的pcb footprint,
要認真做。
所有的pcb footprint完成之后，
未分配器件編號的，用菜單中的tools,annotate添加器件編號。

stm32f020121113222958.rar (76.42 KB)

wangkj · 發(fā)表于 2012-12-10 11:05:35

注意，Incremental reference update和add intersheet references都要做，總共做兩次。

wangkj · 發(fā)表于 2012-12-10 11:06:39

然后做錯誤檢查，
在tools->Design Rules check,先按照默認方式檢查。

直接點(diǎn)擊確認進(jìn)行檢查

wangkj · 發(fā)表于 2012-12-10 11:07:31

根據seesion log中的提示信息，修正錯誤和警告。
這種檢查，能最大程度的減少失誤的可能。
在這種交互工程中，可能需要調整ERC matrix圖，配合我們的檢查。
這個(gè)過(guò)程比較繁瑣需要細心，來(lái)回反復，不要馬虎，這樣才能盡量避免將來(lái)可能出現的錯誤。

這是DRC矩陣圖的默認狀態(tài)，根據需要調整。

wangkj · 發(fā)表于 2012-12-10 11:09:24

最終，我們跟pcb交互的是一個(gè)網(wǎng)表，
通過(guò)菜單Tools->Create Netlist建立

在這個(gè)過(guò)程中，也可能會(huì )出現錯誤，根據提示改正這些錯誤。
如果有問(wèn)題，可以用很多種方式聯(lián)系我們。

wangkj · 發(fā)表于 2012-12-10 11:09:56

這是我剛才講解的視頻材料，視頻網(wǎng)很不清楚，高清視頻我找到空間后免費提供。
同時(shí)，做出來(lái)的原理圖文件，我也再次傳上來(lái)一份，方便大家查看。

stm32f020121113222958.rar (76.42 KB)

跟我學(xué)嵌入式(arm fpga 原理圖 pcb verilog 焊接 調試 軟件硬件)

跟我學(xué)嵌入式(arm fpga 原理圖 pcb verilog 焊接調試軟件硬件)