|
1 概 述 隨著(zhù)大規模集成電路水平的發(fā)展，以數字信號處理器(Digital Signal Process，DSP)為基礎的實(shí)時(shí)數字信號處理技術(shù)正在迅速發(fā)展，現已廣泛應用于圖像處理技術(shù)、語(yǔ)聲處理、智能化儀表、生物醫學(xué)與工程、通信、自動(dòng)控制等領(lǐng)域。由Analog Device公司生產(chǎn)的ADSP是應用非常廣泛的一類(lèi)DSP，其典型產(chǎn)品有定點(diǎn)的ADSP2181和浮點(diǎn)的ADSP21060。在許多實(shí)際系統中，需要采用多片DSP級聯(lián)的方式進(jìn)行處理。因此，ADSP2181經(jīng)常經(jīng)級聯(lián)后用在實(shí)際系統中，我們設計了基于ISA總線(xiàn)的通用多DSP目標系統，這種系統可以用于早期研發(fā)及各種算法的硬件平臺，他對縮短實(shí)際系統開(kāi)發(fā)周期、項目預研等都有重要意義和應用價(jià)值。 2 通用多DSP 目標系統的構成 通用多DSP 目標系統的構成由6片ADSP2181、2片A/D變換器以及實(shí)現邏輯功能的FPGA組成，其原理框圖如圖1所示。 (1)處理系統 整個(gè)處理系統由6片DSP構成，他完成對2路模擬信號的采集和數據處理。本系統采用的是Analog Device公司較為典型的定點(diǎn)DSP系列ADSP2181，相鄰2片DSP之間的串口數據的發(fā)送與接收、幀同步信號的發(fā)送與接收分別對應相連，數據的傳輸采用自動(dòng)緩沖的方式。 (2)系統輸入 系統輸入的模擬信號由2路精度為12b的串行A／D變換器完成，采樣率最高達400kS／s，輸入模擬量為單極性(0～2．5V)信號。模擬信號經(jīng)A／D變換器后以串行方式送入第1片DSP。 (3)時(shí)序控制 系統時(shí)序控制由FPGA(Field Programmable Gate Array，現場(chǎng)可編程門(mén)陣列)實(shí)現，系統采用Altera公司的FPGA芯片EPFl0K10，其實(shí)現的主要功能有： ①產(chǎn)生ISA總線(xiàn)對各片DSP訪(fǎng)問(wèn)的地址譯碼與控制； ②產(chǎn)生通過(guò)IDMA端口訪(fǎng)問(wèn)DSP所需的控制信號IAL，IWR， IRD和IS； ③產(chǎn)生各個(gè)DSP的復位信號； ④產(chǎn)生滿(mǎn)足A／D轉換器時(shí)序要求的控制信號CLK(串口時(shí)鐘)和CONV(轉換控制)。 另外，FPGA還完成了DSP與ISA總線(xiàn)之間數據傳輸所需的控制時(shí)序，有效地保證了數據傳輸的可靠性。 3 通用多DSP目標系統的硬件設計 (1)目標系統的地址分配與實(shí)現 每塊DSP目標板只占用一組端口地址，每組地址共4個(gè)：數據端口、地址端口、復位端口和控制端口。組起始地址通過(guò)4b跳線(xiàn)開(kāi)關(guān)加以選擇，設開(kāi)關(guān)值為n，則板卡起始地址為360-4×n(記作port)，其他3個(gè)端口地址分別為port+2，port+4，port+6。在FPGA中采用如圖2所示的邏輯，實(shí)現了目標系統板端口地址的動(dòng)態(tài)分配。 數據端口port 用于實(shí)現對DSP內部存儲器的讀寫(xiě)操作，完成DSP與上位機之間的數據傳輸。 地址端口port+2 用于提供對DSP進(jìn)行讀寫(xiě)操作時(shí)DSP內部程序存儲區(PM)或數據存儲區(DM)的起始地址。 復位端口port+4 用于對DSP進(jìn)行復位操作，實(shí)現對DSP的軟復位。 控制端口port+6 用于選擇要操作的DSP。 (2)控制信號的形成 目標板上6片DSP占用同一端口地址，系統工作時(shí)，可以對任意DSP的任一數據區進(jìn)行讀寫(xiě)操作。對DSP的片選信號是通過(guò)對控制端口的操作來(lái)實(shí)現的。當A2A1=11時(shí)，對應于DSP的控制端口，這時(shí)數據線(xiàn)的低3位(DATA[2．．0])用于指定6個(gè)DSP中的一個(gè)。 4 下載軟件設計 ADSP2181片內集成了一個(gè)可以訪(fǎng)問(wèn)其內部存儲器的16 b IDMA端口，主機通過(guò)此端口可以訪(fǎng)問(wèn)ADSP2181片內的程序存儲器和數據存儲器的任一單元，實(shí)現對DSP下載文件、傳輸數據等操作，這一過(guò)程是通過(guò)上位機對DSP的IDMA端口的操作來(lái)完成的。本文設計了基于VB的通用多DSP目標系統的下載軟件，通過(guò)上位機對目標系統進(jìn)行各種操作。 (1)端口選擇 選擇一組端口地址，他應與目標板的端口地址相一致； (2)處理器選擇 選擇所要進(jìn)行讀寫(xiě)操作及下載的處理器號(1#～6#)； (3)下載文件選擇 選擇要加載到指定DSP的程序； (4)下載 執行下載操作，并自動(dòng)檢查加載是否成功，若不成功，則重新加載； (5)讀處理器選擇 調用讀處理器模塊，讀選定處理器的指定單元的內容； (6)寫(xiě)處理器選擇 調用寫(xiě)處理器模塊，在所選的處理器的指定單元寫(xiě)入數據。 5 結 語(yǔ) 通用多DSP目標系統，在地址分配上充分考慮到了ISA總線(xiàn)和定點(diǎn)ADSP2181的特點(diǎn)，采用地址的動(dòng)態(tài)分配技術(shù)，有效地節省了系統的資源。下載軟件可以對1片或多片DSP進(jìn)行文件下載、讀、寫(xiě)等操作，極大地增強了系統的通用性與靈活性。該系統可用于各種算法的硬件平臺和早期研發(fā)，具有較高的應用價(jià)值。 |
