《設計與驗證——Verilog HDL》清晰PDF帶書(shū)簽，包括源碼實(shí)例

發(fā)布時(shí)間：2010-7-6 18:14    發(fā)布者：看門(mén)狗
lfy129977 發(fā)表于 2012-1-10 09:11:40
謝謝了！
mdtjason 發(fā)表于 2012-3-20 13:33:46
GOOD~~~
liurenyin 發(fā)表于 2012-4-12 13:10:46
謝謝樓主啊 ！很感謝啊
anning865 發(fā)表于 2012-4-13 12:55:12
感謝，分享！
seablue 發(fā)表于 2012-6-25 22:43:02
3Q
可可兒 發(fā)表于 2012-7-10 00:57:26
謝謝
tzenmelew 發(fā)表于 2012-7-13 10:16:26
好東西，謝謝分享！
tzenmelew 發(fā)表于 2012-7-13 10:21:20
謝謝謝謝！
tzenmelew 發(fā)表于 2012-7-13 10:21:36
大概多少頁(yè)？
jutyy 發(fā)表于 2012-8-30 10:04:55
學(xué)習了，謝謝
lingxfeng 發(fā)表于 2012-9-12 10:19:56
設計與驗證-Verilog HDL
lingxfeng 發(fā)表于 2012-9-12 10:20:13
設計與驗證-Verilog HDL
rinllow6 發(fā)表于 2012-10-10 13:08:21
謝謝!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
mark_cuixiaoyue 發(fā)表于 2012-10-11 16:51:00
好東西，感謝樓主！
傅青云 發(fā)表于 2012-10-13 07:59:39
我是佃戶(hù)
desk3000 發(fā)表于 2012-12-4 13:32:54
好東西��！
viper1988 發(fā)表于 2013-2-26 22:50:33
感謝啊，這本書(shū)比夏宇聞的那本verilog數字系統設計好多了，很實(shí)用
luozuo1988 發(fā)表于 2013-3-11 20:08:22
學(xué)習下，謝謝
liu1teng 發(fā)表于 2013-4-4 22:01:36
好書(shū)~要頂一下~FSM和驗證講得很不錯~基本是范本~
laser988 發(fā)表于 2013-4-17 19:18:23
非常好的書(shū)　謝謝分享
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页