|
自20世紀80年代單片機引入我國以來(lái)，學(xué)習和應用單片機的熱潮始終不減，特別是MCS51系列。這是由單片機的特點(diǎn)決定的。實(shí)際上，從單片機/CPLD應用通用數字集成電路系統，到廣泛應用單片機，是我國電子設計在智能化應用水平上質(zhì)的飛躍。據統計分析，單片機的銷(xiāo)量單片機/CPLD到目前為止依然逐年遞增，而且在很長(cháng)一段的時(shí)間內，單片機依然會(huì )是電子設計的主角（雖然這一地址已經(jīng)受到了CPLD的挑戰）。 1 純單片機系統優(yōu)缺點(diǎn) ①大量單片機/CPLD的外圍芯片和接口電路使得單片機應用系統的設計變得簡(jiǎn)單而且快捷，新型單片機的上市和高級語(yǔ)言的支持（如C51）進(jìn)一步延長(cháng)了單片機的壽命。 ②長(cháng)期穩定的發(fā)展和使單片機性?xún)r(jià)比非常高，而且單片機/CPLD積累了大量的資料并擁有了大量的工程技術(shù)為員。這一點(diǎn)是CPLD目前難以達到的。 但是，單片機的缺點(diǎn)也有目共睹： ①低速。即使是高速度單片機也只能工作在μs級，這是由單片機串行工作的特點(diǎn)所決定的。 ②低可靠性。雖然單片機/CPLD目前有很多器件與設計在一定程序上解決了部分問(wèn)題，如看門(mén)狗的廣泛應用，但在某些情況下瞬間的復位也會(huì )造成嚴重后果。 2 純CPLD設計的優(yōu)缺點(diǎn) 即使單純單片機/CPLD的單片機結構能完成的功能，在某些情況下也寧可使用純數字電路完成。而當前開(kāi)始流行的CPLD，則不但克服了單片機的缺點(diǎn)，而且由于可采用VHDL語(yǔ)言編程，進(jìn)一步單片機/CPLD打破了軟硬件工程師的界限，加速了產(chǎn)品的開(kāi)發(fā)過(guò)程，使純數字電路的設計變得簡(jiǎn)單。人們甚至在討論用C作為下一代硬件描述語(yǔ)言。 難怪有專(zhuān)家指出，電子設計的單片機時(shí)代即將過(guò)去，而以PLD為核心的EDA（電子設計自動(dòng)化）將是單片機/CPLD未來(lái)設計的方向。由于超大規模集成電路技術(shù)的發(fā)展，單片PLD芯片上已經(jīng)可以集成上百萬(wàn)門(mén)，就系統規模而言，將單片機設計在內也沒(méi)什么問(wèn)題。美國的可編程器件廠(chǎng)商已經(jīng)以軟核和硬核嵌入兩種形式（將單片機電路嵌入PLD）為設計人員提供幫助。PLD器件取代單片機是早晚的事。但是，在我國當前的普遍應用中，單純依靠PLD器件還有點(diǎn)早，原因如下： ①由于歷史單片機/CPLD的原因，我國的電子設計人員大部分應用的是MCS51系列單片機，還沒(méi)聽(tīng)說(shuō)哪家公司提供軟核或硬核集成。而讓這么多人改學(xué)其它系列單片機還需要一段時(shí)間，而且原有的程序更使人不愿改動(dòng)。 ②單片機價(jià)格低廉，而PLD如果增加單片機內核的話(huà)，至少在目前形勢下價(jià)格會(huì )比較昂貴。 所以，由于單片機和PLD的互補性，利用單片機加PLD的結構至少在近期內將一種較好的選擇。下面通過(guò)作者設計的實(shí)例，介紹MCS51+EMP703S結構體系的特點(diǎn)及注意事項。 3 單片機+CPLD結構體系設計實(shí)例 本設計用于單片機/CPLD自動(dòng)化控制，設計要求如圖1所示。 對于一個(gè)熟悉單片機系統設計的工程師而言，上述設計不會(huì )有技術(shù)上的困難，問(wèn)題在于： ①要用兩個(gè)全雙工串口； ②要求比較多的輸入輸出口。如果用傳統設計方法，勢必要用比較多的芯片，電路板的設計也較麻煩，一旦設計有誤，必須重新設計整個(gè)電路板，費時(shí)、費力、費錢(qián)。而采用MCS51+EMP7032S設計后，基本上做到了模塊化設計，電路的修改只是編程而已。從開(kāi)始設計到定型所用的時(shí)間，基本上就是制作電路板的時(shí)間。由于設計了輸出信號鎖存，完全避免了單片機程序跑飛和看門(mén)狗復位所引起的輸出的跳變，這時(shí)設備完全至關(guān)重要。圖2是設計原理電路圖。 從設計的原理圖可以看出，主要部分單片機/CPLD只需要兩片集成電路：?jiǎn)纹瑱CAT89C51和CPLD——EPM7032S，并且電路板采用模塊化設計，預留了擴展接口，只需要配上不同的處理模塊，就可以實(shí)現數據采集、鍵盤(pán)掃描、顯示驅動(dòng)和繼電器控制等許多功能。單片機和EPM7032S之間采用了類(lèi)似SPI接口的通信方法。如圖2所示。采用這種方法，既實(shí)現了單片機和CPLD之間的通信，又具有靈活性，并且節約了大量的端口資源。 EPM7032S有36個(gè)I/O口，除去用于和單片機通信的7個(gè)端口，還有29個(gè)端口可以使用�？蓾M(mǎn)足大部分對于端口擴展設計的需求。圖3是為EPM7032編寫(xiě)的測試程序的波形仿真圖。 圖3中：CLK為同步時(shí)鐘；SEND為數據接收；END為SEND信號的控制端；S為位選端，用業(yè)控制串行通信端口選擇；RXD、TDX為單片機和EPM7032之間的串行通信端口；RXD1、TXD1、RXD2、TDX2為串行通信擴展口。這種方案，已經(jīng)過(guò)多次檢驗，對于節省PCB板的面積和布線(xiàn)難度、提高設計可靠性和提高設計效率都非常有幫助。 單片機程序： sdosend: setb clk setb end mov r7,#06h ssend: rrc a mov send,c nop nop clr clk nop nop setb clk djnz r7,ssend nop nop clr end nop nop setb end ret VHDL 語(yǔ)言程序 Library ieee; Use ieee.std_logic_1164.all; Entity pldse1 is Port ( so,clk,send :in std_logic ); end pldse1; architecture io1 of pldse 1 is begin process(cs) begin if(cs='0')then casep qout is when "000000"=> when "000001"=> when "000010"=> ·················· when "000100"=> when "000101"=> when others=>null; end case; else null; end if; end process; process(clk) begin if(clk'event and clk='0')then qoutelse null; end if; end process; end io 1; 通過(guò)程序單片機/CPLD可以看出，利用CLK和SEND線(xiàn)發(fā)送控制信號；利用END作為結束位，無(wú)論什么情況，如果沒(méi)有結束位的下降沿脈沖，PLD的輸出端口不會(huì )改變，這樣可確保輸出信號的穩定。這種輸出鎖存使單片機在死機復位時(shí)依然不影響繼電器原輸出。PLD在接收到單片機的控制信號后首先暫存，直到收到END的下降沿脈沖時(shí)再把數據輸出，作出相應的置高低電平的動(dòng)作。 由上述設計可以看出，單片機和PLD在使用上有很強的互補性：在邏輯運算、智能控制方面，單片機具有不可替代的優(yōu)越性；而在高速穩定等方面，PLD無(wú)疑是首選。因此，在目前的電子設計中，充分利用單片機+PLD結構將起到事半功倍的效果。 |
