|
1 引言 近幾年來(lái)，非對稱(chēng)數字用戶(hù)線(xiàn)ADSL(Asymmetric DigitalSubscriber Line)作為網(wǎng)絡(luò )“最后一公里”問(wèn)題解決方案應用廣泛。我國ADSL業(yè)務(wù)已成為運營(yíng)商收入的主要增長(cháng)點(diǎn)之一。因此，無(wú)論是ADSL業(yè)務(wù)的開(kāi)通，還是正常的運營(yíng)維護，都需一系列測試，而斷點(diǎn)測試是其中一項重要測試。 而早期電橋測試儀表操作復雜，測試時(shí)要求雙方配合，并需知道準確的線(xiàn)纜長(cháng)度等技術(shù)數據；測量精度受環(huán)境溫度、電磁干擾等因素的影響。且一般線(xiàn)務(wù)人員不易掌握，無(wú)法準確測量�，F有線(xiàn)纜測試專(zhuān)用儀表都需對線(xiàn)務(wù)人員進(jìn)行培訓，準確定位并計算采集的波形方可得到測試結果。介紹一種運用時(shí)域脈沖回波原理測量ADSL 線(xiàn)纜故障點(diǎn)位置的測試儀，只需單人操作，一鍵測試，小巧輕便，上手即會(huì )運用。 2 時(shí)域脈沖回波原理 測試時(shí)向線(xiàn)纜一端注入低壓脈沖，該脈沖沿線(xiàn)纜傳播(傳播速度與光速為同一級別)，當遇到故障點(diǎn)，脈沖產(chǎn)生反射回到測量點(diǎn)，通過(guò)儀器獲得發(fā)射脈沖與反射脈沖的時(shí)間差△t，又已知脈沖在線(xiàn)纜中的波速度v，可得到故障點(diǎn)距離L： 由于脈沖發(fā)射接收均在同一測試點(diǎn)，如果在一個(gè)脈沖時(shí)間內發(fā)射脈沖與反射脈沖重疊，因此不能測出故障點(diǎn)距離，這樣則出現測試盲區。為減小測試盲區，必須減小脈沖寬度，但這會(huì )導致發(fā)射脈沖能量的減弱，從而反射脈沖獲取的難度，不利于長(cháng)距離測量增加。為解決上述矛盾，本線(xiàn)纜測試儀采用寬度可變的脈沖，并提高脈沖幅度，測試不同長(cháng)度的線(xiàn)路。 3 系統設計 3．1 系統硬件設計 圖1為該測試系統工作原理框圖。 其基本工作原理為：測試時(shí)通過(guò)人機鍵盤(pán)設置脈沖寬度，單片機發(fā)送測試開(kāi)始指令和脈寬控制字，FPGA接收到測試指令，根據脈寬控制字產(chǎn)生脈沖并開(kāi)始計數，脈沖經(jīng)發(fā)射電路到被測線(xiàn)纜。遇到斷點(diǎn)后，脈沖原路返回，再經(jīng)信號接收電路產(chǎn)生下降沿，使FPGA停止計數，并將計數值傳給單片機，從而計算出斷點(diǎn)位置，并通過(guò)顯示電路顯示，單片機通過(guò)串口與PC機通信，傳輸所測數據。而電源電路提供系統所需電源。 3．1．1 單片機STC12C5410AD模塊 由于該測試儀是手持式設計，需考慮合理的電源管理。因此單片機選擇帶電源管理功能的STC12C5410AD器件，其低功耗設計可使其處于空閑和睡眠模式。通過(guò)設置電源管理寄存器使其進(jìn)入睡眠模式，并自動(dòng)斷開(kāi)各電路模塊電源，以減少整機功耗，且能夠通過(guò)外部喚醒模式啟動(dòng)系統。而且該單片機自帶硬件看門(mén)狗，全雙工異步串行口和10位8通道A／D轉換器，通過(guò)設置硬件看門(mén)狗寄存器實(shí)現程序的抗干擾；通過(guò)A／D轉換通道擴展按鍵，節省I／O端口；并利用串口與PC通信。STC12C5410AD還帶有增強型8051內核。能夠在1個(gè)時(shí)鐘／機器周期下運行，速度比普通的8051要高8～12倍。通過(guò)8位可配置的I／O端口與FPGA進(jìn)行數據交互，對FPGA配置脈寬，讀取 FPGA計數值并計算脈沖往返時(shí)間及線(xiàn)纜長(cháng)度，最后控制LCD顯示。 3．1．2 FPGA模塊 圖2為FPGA脈沖產(chǎn)生接收框圖。FPGA產(chǎn)生寬度可調的脈沖，按系統設計要求單片機向FPGA預置一個(gè)數，狀態(tài)機處于低電平，在接收到單片機啟動(dòng)命令后，計數器1開(kāi)始計數，與此同時(shí)狀態(tài)機置高，每一個(gè)時(shí)鐘脈沖沿到來(lái)時(shí)，計數器1值與預置數比較，直到兩者相等，狀態(tài)機才轉為低電平，這樣就發(fā)射一個(gè)脈沖。 測試儀所能采集到的反射脈沖在測試盲區外至少有2個(gè)，而有用的為前兩個(gè)：一個(gè)是發(fā)射脈沖直接經(jīng)接收電路得到，另一個(gè)是由線(xiàn)纜反射再經(jīng)接收電路得到。若有其他脈沖則是由于脈沖的多次反射引起的。顯然，脈沖在線(xiàn)纜中傳播的時(shí)間為兩個(gè)反射脈沖之間的時(shí)間差，這樣就很容易避免電路所帶來(lái)的系統誤差，提高了測試精度。 當接收到回波產(chǎn)生的第1個(gè)脈沖下降沿后。計數器2開(kāi)始計數，直到第2個(gè)下降沿到來(lái)，計數器停止計數，計數值鎖存后通知單片機已完成，單片機分兩次高8位和低8位讀取計數器值。計數器2通過(guò)鎖相環(huán)倍頻得到更高的采集時(shí)鐘，以減小因采集計數所帶來(lái)的測試誤差。以下是捕捉這2個(gè)下降沿時(shí)，輸出一個(gè)脈沖的VHDL 進(jìn)程： 此脈沖寬度即為信號在線(xiàn)纜中的傳播時(shí)間。 3．1．3 脈沖發(fā)射接收模塊 圖3為脈沖發(fā)射接收框圖。為防止因信號損耗過(guò)大導致回波幅值較小不易辨別，將 FPGA產(chǎn)生的脈沖通過(guò)放大電路放大到+50 V；為避免因測試點(diǎn)阻抗不平衡導致發(fā)射脈沖幅度減小，在放大電路與線(xiàn)纜之間加入高頻脈沖隔離器，使電路與線(xiàn)纜更好耦合。信號放大電路與FPGA之間加入光電隔離，防止相互干擾，同時(shí)對FPGA起到電氣隔離保護作用。在遇到斷點(diǎn)后，脈沖原路返回，經(jīng)耦合電路后再經(jīng)放大處理，由光電耦合器6N137產(chǎn)生下降沿，傳輸至FPGA。該脈沖發(fā)射放大電路由高速光電耦合器6N137與小功率高速開(kāi)關(guān)管3DK91C及升壓電源器件構成。圖4為脈沖發(fā)射放大電路。 當6N137同的信號輸入端(引腳2)為高電平時(shí)，發(fā)光二極管點(diǎn)亮，反向偏置的光敏管導通，經(jīng)電流電壓轉換送到與門(mén)，與門(mén)的引腳7為使能端，高電平有效。此時(shí)內部晶體管導通，輸出引腳6為低電平，反之則為高電平。輸出端產(chǎn)生脈沖后經(jīng)高速開(kāi)關(guān)管VQ(3DK91C)，基極為高電平，開(kāi)關(guān)管導通，集電極為低電平；反之則為+50 V。+50 V由升壓電源器件產(chǎn)生。脈沖接收電路應采用高帶寬的放大器，光電耦合器6N137作為放大器與FPGA的接口。 3．2 系統軟件設計 首先系統初始化，包括單片機和LCD的初始化，顯示主屏開(kāi)機信息。根據提示進(jìn)行測試，首先選擇是否測試波速，然后測試故障線(xiàn)纜，最后顯示時(shí)間、波速度及斷點(diǎn)位置，系統主要程序流程如圖5所示。在測試時(shí)循環(huán)測試10次，對數據處理后求平均值，以減少測試的偶然性。 4 系統測試 系統對長(cháng)度50 m的電話(huà)線(xiàn)對進(jìn)行測試，得到波速度為2．083×108 m／s。并對其中一根線(xiàn)在某一點(diǎn)剪斷后測試，得到斷點(diǎn)位置為27．08 m，實(shí)際測量斷點(diǎn)位置距測試點(diǎn)27．8 m，因此該測試儀能較準確反映斷點(diǎn)位置。為了更加形象說(shuō)明測試計算過(guò)程。 同時(shí)通過(guò)JTAG口從Quartus II的SignalTap II logic An-alyzer采集到的波形，如圖6所示。由圖6可知：脈沖在線(xiàn)纜中傳播時(shí)間為260 ns，故斷點(diǎn)位置在距測試端27．08 m處。測量300 m的網(wǎng)線(xiàn)得到網(wǎng)線(xiàn)長(cháng)度為302 m。實(shí)際測量中由于元器件的性能以及線(xiàn)纜使回波脈寬變大，導致測試盲區并沒(méi)有理論上的那樣小。 經(jīng)試驗測試，測試肓區為15 m，即15 m以下測試不出斷點(diǎn)位置。 5 結束語(yǔ) 該設計能夠較準確測試出斷點(diǎn)位置，并已作為ADSL測試儀中一個(gè)內嵌模塊用于開(kāi)通與維護ADSL業(yè)務(wù)線(xiàn)路。該測試儀采用FPGA產(chǎn)生并接收脈沖，避免了因時(shí)鐘頻率不夠高而使得測試精度較低的問(wèn)題，并減小了測試盲區及系統誤差。通過(guò)FPGA很容易獲得窄脈沖，實(shí)現短距離測量，且無(wú)需太多的外圍電路即可實(shí)現控制測量，功耗低，小巧，符合便攜式儀器的特點(diǎn)。 |
