|
1.引言 隨著(zhù)電子技術(shù)的發(fā)展，復雜可編程邏輯器件CPLD（Complex Programmable Logic Device）以其高速、高可靠以及開(kāi)發(fā)便捷、規范、能完成任何數字器件功能的優(yōu)點(diǎn)， 越來(lái)越廣泛地應用于電子儀器中。 線(xiàn)纜的安裝質(zhì)量的好壞將直接影響電氣柜的質(zhì)量，因此線(xiàn)纜測試是電氣柜線(xiàn)纜安裝過(guò)程中非常重要的環(huán)節。線(xiàn)纜快速測試技術(shù)是指實(shí)時(shí)、高效、準確、同時(shí)測試多條線(xiàn)纜的連通性能（通斷、短路、錯接），是目前多數電氣傳動(dòng)類(lèi)企業(yè)所希望使用的技術(shù)。 本文根據國內外線(xiàn)纜測試技術(shù)的發(fā)展及生產(chǎn)企業(yè)的實(shí)際要求，設計了一種新型便攜式線(xiàn)纜組快速測試系統。該測試系統采用兩塊CPLD 用于接口電路，從而實(shí)現多組線(xiàn)纜(內有多條導線(xiàn))同時(shí)測試，檢測線(xiàn)纜的通斷、短路和錯接情況，進(jìn)而達到快速檢測線(xiàn)纜連通性能的目的。 2.測試系統工作原理 線(xiàn)纜的連通性是指線(xiàn)纜中任意兩根線(xiàn)之間不得短路、斷路及錯接，是其他線(xiàn)纜特性測試的基礎。電氣柜因型號不同，每組線(xiàn)纜的數量不同，多者可達幾十條，少者僅有幾條。 為了使測試系統的應用具有廣泛性，本文將CPLD引入設計中，將被測線(xiàn)纜組接于兩塊基于CPLD的接口電路之間。用戶(hù)通過(guò)鍵盤(pán)輸入待檢測線(xiàn)纜組的圖號，然后按開(kāi)始鍵后CPLD工作，輸入的信號通過(guò)被測線(xiàn)纜輸出到另一CPLD進(jìn)行數據信息匯總，然后通過(guò)SPI（Serial Peripheral Interface）接口模塊將數據傳遞給單片機進(jìn)行處理，單片機對比接收和發(fā)射的數據，從而判斷出線(xiàn)纜組中每條線(xiàn)纜的連接狀況，并將測試結果通過(guò)液晶顯示屏顯示。測試系統原理框圖如圖1所示。 不同于雙絞線(xiàn)等其他線(xiàn)纜的測量，電氣柜線(xiàn)纜組具備兩端測量的條件，因此可以采用施加數字信號來(lái)實(shí)現檢測。假設被測線(xiàn)纜組有n條線(xiàn)纜，施加的測試信號為 返回信號為 則線(xiàn)纜連通良好的條件為： 例如，測試第一條線(xiàn)纜時(shí)，單片機輸出給CPLD1#的信號為 測試第二條線(xiàn)纜時(shí)，輸出給CPLD1#的信號為 3.CPLD 的設計 整個(gè)測試系統采用兩塊CPLD（EPM7128），一塊作為信號源（CPLD 1#），另一塊作為信號采集（CPLD ２#）。CPLD 1#的主要工作是接收單片機發(fā)來(lái)的‘Start’和‘CP’命令，并以‘CP’為觸發(fā)信號將‘１’進(jìn)行移位且并行輸出（位數與被測線(xiàn)數相等）。其內部模塊連接圖如圖2 所示。 CPLD２# 的主要工作是將由CPLD １# 輸出的信號經(jīng)過(guò)被測線(xiàn)纜進(jìn)行采集，且將并行位數轉換成串行數據傳給單片機進(jìn)行處理，其內部模塊連接圖如圖3 所示，其中包括SST_AND 和CPLD_MCU 兩個(gè)模塊[6-7]。SST_AND 與門(mén)電路的主要作用是：只有CPLD 2# 在工作時(shí)單片機才能向CPLD 1# 中輸出數據，這樣保證數據的可靠性和正確性；CPLD_MCU 模塊的作用是完成輸入數據的并/串轉換，將轉換好的數據通過(guò)SPI 接口傳送給單片機。值得注意的是，實(shí)際應用時(shí)還應在CPLD2#的I/O 口上增加下拉電阻，以避免采集信號時(shí)出錯。 4.仿真實(shí)驗 為驗證設計的接口電路是否能夠實(shí)現系統要求，本文對兩塊CPLD 進(jìn)行了仿真實(shí)驗。CPLD1#的仿真波形如圖4 所示。 圖4 CPLD1# 仿真波形 由圖4 可知，當CPLD1#接收到‘Start’命令后，在‘CP’觸發(fā)信號的作用下，Sign_out 端口依次輸出（00001000）B、（00010000）B、（00100000）B 等信號，實(shí)現了將‘１’進(jìn)行移位且并行輸出。 SST_AND 模塊的仿真波形如圖5 所示，CPLD_MCU 的仿真波形如圖6 所示。 在圖5 中，SS 端的信號來(lái)自單片機，當SS 端的信號與CPLD1#的CP_out 端信號皆為高電平時(shí)，CPLD2#才可開(kāi)始采集信號。由圖6 可知，由CPLD1#輸出的8 位并行數據（10101101）B 經(jīng)Sign_in 端口進(jìn)入CPLD2# 的 CPLD_MCU 模塊進(jìn)行轉換，MISO 端輸出為串行數據。 通過(guò)圖 4-圖6 的仿真結果可知，設計的CPLD 接口電路能夠實(shí)現多條線(xiàn)纜的同時(shí)測量。本文設計的CPLD 接口電路最多能同時(shí)測量64 條線(xiàn)纜的連通性能（受CPLD芯片I/O 引腳數量的限制），若要同時(shí)測試更多線(xiàn)纜，只需更換CPLD 芯片即可。 5.總結 本文作者創(chuàng )新點(diǎn)：利用CPLD 器件I/O 接口多的優(yōu)點(diǎn)，創(chuàng )新地將CPLD 引入到線(xiàn)纜測試技術(shù)中，實(shí)現了多條線(xiàn)纜連通性的同時(shí)測量。仿真實(shí)驗證明設計思路正確，方案可行，為高效、準確地實(shí)現電氣柜線(xiàn)纜組的測試提供了新的、有效的途徑。 |
