|
勇敢的芯伴你玩轉Altera FPGA連載27: 內里本質(zhì)探索——器件結構 中 特權同學(xué)，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
接下來(lái)我們再了解一下器件中最小的功能單元LEs的內部結構。如圖3.22所示，這是在Cyclone IV器件內部一個(gè)完整的LEs的內部結構。詳細的各個(gè)模塊以及功能介紹大家可以去研究Cyclone IV的器件手冊，簡(jiǎn)單的來(lái)看，有幾樣核心的東西是必須知道的。
圖3.22 LEs內部結構 在圖3.22右上方的ProgrammableRegister想必大家一定很眼熟，沒(méi)有錯，它正是我們在前文大書(shū)特書(shū)的寄存器，這可是實(shí)實(shí)在在存在著(zhù)的，它的功能也大體和前面介紹的D觸發(fā)器別無(wú)二致。再看左側，有個(gè)4輸入的查找表（Look-Up table，LUT），別小看它，功能可強大了，前面的各種邏輯門(mén)需要實(shí)現的輸入輸出關(guān)系大多時(shí)候是通過(guò)這個(gè)LUT來(lái)實(shí)現的。此外，還有一些諸如進(jìn)位鏈（Carrychain）是用來(lái)協(xié)助實(shí)現運算功能的；異步清除邏輯（AsynchronousClear Logic）和時(shí)鐘或時(shí)鐘使能選擇（Clock & ClockEnable Select）功能則用于寄存器的一般控制；各種布線(xiàn)（Routing）連接則是用于實(shí)現該LEs與外部互連功能�？傊�，這個(gè)結構幾乎可以滿(mǎn)足大多數的邏輯電路需求，當然了，并非這么個(gè)結構框架里的所有東西在每個(gè)電路實(shí)現中都能派上用場(chǎng)。正所謂“可編程”（Programmable），設計者所需要實(shí)現的電路會(huì )根據具體的情況來(lái)開(kāi)啟或關(guān)閉各個(gè)模塊的使用或連接。 通常Cyclone IV器件的LEs結構在實(shí)際應用中為了達到功能的最優(yōu)化，會(huì )被作為正常模式（Normal Mode）或動(dòng)態(tài)算術(shù)模式（DynamicArithmetic Mode）使用。兩種模式對LEs資源的使用有所不同，最大的區別在于正常模式下配置為1個(gè)4輸入查找表，而算術(shù)模式下則配置為2個(gè)2輸入查找表，這樣更便于實(shí)現一個(gè)2bit的全加器和進(jìn)位鏈�？傊蠹矣涀∫粋�(gè)點(diǎn)，各種運算用算術(shù)模式實(shí)現是最佳的選擇，其他情況下一般是正常模式來(lái)實(shí)現，而到底用哪種模式來(lái)實(shí)現也不用設計者操心，Quartus II軟件會(huì )自動(dòng)判斷和優(yōu)化，咱只要知道有這么一回事就好。我們看圖3.23，這是正常模式下的LEs結構，相比于完整的LEs結構，少了好多功能塊。
圖3.23 正常模式下的Les |
