|
勇敢的芯伴你玩轉Altera FPGA連載49：PWM蜂鳴器驅動(dòng)之引腳分配 特權同學(xué)，版權所有 配套例程和更多資料下載鏈接： http://pan.baidu.com/s/1i5LMUUD 
這個(gè)例程的頂層源碼里有3個(gè)接口，即： input ext_clk_25m, //外部輸入25MHz時(shí)鐘信號 input ext_rst_n, //外部輸入復位信號，低電平有效 output reg beep //蜂鳴器控制信號，1--響，0--不響 這3個(gè)信號都是FPGA引腳上定義和外部設備連接的信號，因此我們需要將這些信號和FPGA的引腳進(jìn)行映射。 如圖7.5所示，點(diǎn)擊Quartus II菜單上的“Assignments à Pin Planner”選項。
圖7.5 Pin Planner菜單 如圖7.6所示，在Pin Planner界面最下面出現的“Node Name”一列中，有我們的3個(gè)信號接口，這里“Location”一列可以輸入它們對應FPGA的引腳；“I/O Standard”一列可以輸入I/O電平標準，默認雖然是2.5V，但由于我們原理圖上已經(jīng)把VCCIO連接3.3V，所以實(shí)際上輸出還是3.3V，我們不去設置它也行。
圖7.6 引腳分配 查看SF-CY4開(kāi)發(fā)板的原理圖，如圖7.7和圖7.8所示，這里BEEP對應FPGA引腳號是38，那么前面我們就在Location列輸入PIN_38；RST_N和CLK_25M分別為24和23，則輸入PIN_24和PIN_23。
圖7.7 時(shí)鐘和復位信號原理圖
圖7.8 蜂鳴器信號原理圖 Tcl（Tool Command Language），即工具命令語(yǔ)言。是一種好用易學(xué)的編程語(yǔ)言。在EDA工具中廣泛使用，幾乎所有FPGA開(kāi)發(fā)工具都支持這種語(yǔ)言進(jìn)行輔助設計。例如這里我們就要嘗試用tcl腳本進(jìn)行FPGA的引腳分配。 前面對ext_clk_25m的引腳分配，我們可以用如下語(yǔ)句實(shí)現。 set_location_assignmentPIN_23 -to ext_clk_25m 語(yǔ)法“set_location_assignment PIN_A –to B”是固定格式，A代表FPGA引腳號，B代表FPGA內部的信號名稱(chēng)。就這么簡(jiǎn)單。這個(gè)腳本要寫(xiě)到哪里？如圖7.9，點(diǎn)擊菜單欄“ViewàUtility WindowsàTcl Console”。
圖7.9 TclConsole菜單 接著(zhù)如圖7.10所示，我們在“Tcl Console”中輸入以下的3條引腳分配腳本，最后點(diǎn)擊“回車(chē)”。
圖7.10 tcl腳本輸入 此時(shí)，我們回到“Pin Planner”中，也可以看到所有引腳自動(dòng)完成分配。 |
