|
不斷發(fā)展的SoC和Chiplet芯片創(chuàng )新,使芯片規模不斷擴大,系統驗證時(shí)間不斷增加,對高性能硬件驗證系統提出了更多的需求,包括虛擬或物理驗證、深度調試、提前軟件開(kāi)發(fā)等,這些需求往往需要切換多種EDA工具配合完成,不僅存在重復勞動(dòng)或者耗費人力進(jìn)行轉換的問(wèn)題,也導致了數據的碎片化,降低了驗證重用的可能性,大大降低了驗證效率。 作為國內領(lǐng)先的系統級驗證EDA解決方案提供商,芯華章發(fā)布高性能FPGA雙模驗證系統捷HuaProP2E,以獨特的雙模式滿(mǎn)足系統調試和軟件開(kāi)發(fā)兩方面的需求,解決了原型驗證與硬件仿真兩種驗證工具的融合平衡難題是硬件驗證系統的一次重大突破性創(chuàng )新將極大助力軟硬件協(xié)同開(kāi)發(fā),賦能大規模復雜系統應用創(chuàng )新。 作為新一代FPGA雙模驗證系統,樺捷HuaPro P2E通過(guò)統一軟硬件平臺支持硬件仿真與原型驗證雙工作模式,幫助開(kāi)發(fā)團隊突破了傳統軟硬件驗證工具的割裂限制。這得益于芯華章自主研發(fā)的一體化、全自動(dòng)HPE Compiler,支持大規模設計的自動(dòng)綜合、智能分割、優(yōu)化實(shí)現,并支持深度調試、無(wú)限量、任意深度的信號波形采集、動(dòng)態(tài)觸發(fā)、內存加載和讀取等多種調試能力。 HPE Compiler為HuaPro P2E融合多種驗證場(chǎng)景打造了堅實(shí)的技術(shù)基礎,在實(shí)際測試中,可通過(guò)一鍵式流程縮短30%-50%的驗證周期,從而大大降低開(kāi)發(fā)成本,助力大規模系統級芯片設計效率提升。 曦智科技設計驗證總監韓福強表示:“芯華章推出的創(chuàng )新雙模驗證系統HuaPro P2E,專(zhuān)門(mén)針對解決大規模的系統級復雜驗證需求設計,提供了卓越的軟硬協(xié)同驗證能力,特別是能夠滿(mǎn)足不斷加快的驗證周期需求。隨著(zhù)曦智不斷加速在光電混合領(lǐng)域的前沿研究,我們愿意和芯華章繼續合作部署國產(chǎn)EDA工具,共同提升復雜計算處理能力,提高前沿芯片研發(fā)效能�！� 芯華章研發(fā)副總裁陳蘭兵表示:“面向自動(dòng)化和智能化的目標,我們致力于以融合、可拓展的設計流程,減少用戶(hù)人工投入、縮短芯片驗證周期。相比傳統的原型驗證工具,HuaPro P2E基于統一的硬件、軟件工具,高效集成原型驗證和硬件仿真雙模式,提供兼具靈活與效率的敏捷驗證方案,為CPU、GPU、AI、HPC等大規模芯片開(kāi)發(fā),提供大容量、高性能、調試能力強大的新—代智能硅前驗證硬件系統�！� 隨著(zhù)芯片的規模和復雜度越來(lái)越高,芯片驗證的重要性與日俱增,不僅僅局限在滿(mǎn)足功能驗證需求,也更多參與到設計、架構、軟硬協(xié)同、功耗等方方面面的優(yōu)化探索中,在系統級創(chuàng )新及芯片敏捷開(kāi)發(fā)中扮演更重要的角色。 芯華章首席技術(shù)官傅勇表示:“面對系統級芯片開(kāi)發(fā)挑戰,芯華章以技術(shù)為本、以客戶(hù)為導向,提出敏捷驗證的解決方案,其核心是以低成本在各個(gè)芯片驗證與測試環(huán)境中,進(jìn)行自動(dòng)化和智能化的快速迭代,并提早實(shí)現系統級驗證,透過(guò)統一的數據庫和高效的調試分析,達成驗證與測試目標的高效收斂�！� 秉承敏捷驗證理念,芯華章HuaPro P2E打造從軟件、硬件到調試的整體解決方案,無(wú)縫集成芯華章昭曉Fusion Debug調試器,并借助自研的統一數據庫XEDB,讓跨模式調試無(wú)縫銜接切換,滿(mǎn)足從SoC到Chiplet的新一代復雜芯片設計需求,從整體上降低芯片開(kāi)發(fā)的成本、風(fēng)險和難度。 當今時(shí)代,芯片支撐了工業(yè)、通信、醫療、交通等幾乎所有科技領(lǐng)域與應用場(chǎng)景,是數字經(jīng)濟的發(fā)展基石。作為產(chǎn)業(yè)最上游的EDA企業(yè),芯華章致力于提供先進(jìn)的數字前端EDA工具,以完整的數字驗證全流程工具,為產(chǎn)業(yè)用戶(hù)打造敏捷驗證方案,加速芯片設計中的算法創(chuàng )新和架構創(chuàng )新,賦能系統級應用開(kāi)發(fā),為數字經(jīng)濟高質(zhì)量發(fā)展強芯固基。 |
