一、SRIO協(xié)議與PCIe的區別

典型的PCIe結構定義了一個(gè)以單個(gè)中央處理器為核心的計算機系統，如常見(jiàn)的工控機、PXIe機箱控制器、服務(wù)器內的IO設備。從系統架構來(lái)看，這個(gè)結構的優(yōu)勢在于可有統一的軟件驅動(dòng)，軟件模型，設備間具備優(yōu)異的兼容性。兼容性才是王道，廠(chǎng)商就可以用一個(gè)標準包打天下。

圖1 PCIe 互聯(lián)架構

PCIe 的幀格式如下圖所示。

幀由 1 字節的幀起始、2 字節的序列號、16 或 20 字節的報頭、0 到 4096 字節的數據字段、0 到 4 字節的 ECRC 字段、4 字節的 LCRC、和 1 字節的幀結束。

數據字段中傳輸的位數越少，開(kāi)銷(xiāo)就越大。零字節數據字段會(huì )導致 100% 的開(kāi)銷(xiāo)，因為沒(méi)有傳輸數據。

圖 2 PCIe 的幀格式

二、RapidIO

RapidIO定義了一種高性能、分組交換互連技術(shù)，用于在微處理器、DSP、通信和網(wǎng)絡(luò )處理器、系統內存和外圍設備之間傳遞數據和控制信息。

RapidIO 適用于點(diǎn)對點(diǎn)的設備間通訊，不需要經(jīng)過(guò)一個(gè)中央處理器進(jìn)行調度，就可以完成設備間的通訊，并且包長(cháng)度簡(jiǎn)單，效率相對于PCIe要更高，有效數據傳輸速度更快。

但是RapidIO沒(méi)有定義標準的軟件模型，這就導致廠(chǎng)家之間的設備大概率無(wú)法兼容，從而只能在某些領(lǐng)域進(jìn)行部署，不易推廣。

RapidIO 由于比PCIe更簡(jiǎn)單、更高效、延遲更低等特點(diǎn)，已經(jīng)在嵌入式領(lǐng)域、圖像處理、通訊系統、軍工航天有了大量的應用。

在實(shí)際的應用場(chǎng)景中，例如醫學(xué)影像等圖像處理領(lǐng)域，經(jīng)常需要擴展單塊DSP、FPGA的計算能力，這時(shí)候需要將多個(gè)DSP或者FPGA通過(guò)高速串口進(jìn)行互聯(lián)，此時(shí)RapidIO就是當前互換性最好的一個(gè)最佳選擇，因為PCIe太過(guò)復雜，Xilinx的Auraro效率也不滿(mǎn)足要求，并且互換性不好。

三、可用的SRIO驗證硬件

目前具備SRIO接口的硬件不多，推薦廣州星嵌電子科技有限公司開(kāi)發(fā)的DSP+FPGA+RAM開(kāi)發(fā)板： http://web.xines.cn/pingguban/28.html

也可用于評估EMIF等接口。

XQ6657Z35/45-EVM評估板，由廣州星嵌電子科技有限公司采用核心板+底板架構設計。 

DSP選用TI TMS320C6657 雙核C66x 定點(diǎn)/浮點(diǎn)，主頻 1.25GHz/核； 

FPGA選用Xilinx Zynq SoC處理器采用的XC7Z035-2FFG676I 或 XC7Z045-2FFG676I。

SRIO測試截圖