TI公司的TMS320C6655/57是不定點(diǎn)/浮點(diǎn)數字信號處理器（DSP），基于KeyStone多核架構，內核速度高達1.25GHz，集成了各種包括C66x內核，存儲器子系統，外設和加速器在內的各種可編程子系統，非常適用于高性能可編程應用，如任務(wù)關(guān)鍵型，測試與自動(dòng)化，醫療影像以及基礎設施設備等領(lǐng)域。本文介紹了TMS320C6655/57主要特性，框圖以及C6657+XC7Z035評估板XQ6657Z35-EVM主要特性，方框圖，DSP部分電路圖。

TI TMS320C6655/57 DSP 是一款性能最高的定點(diǎn)/浮點(diǎn) DSP，基于 TI 的 KeyStone 多核架構。該器件采用全新的創(chuàng )新 C66x DSP 內核，能夠以高達 1.25 GHz 的核心速度運行。對于任務(wù)關(guān)鍵型、醫學(xué)成像、測試和自動(dòng)化以及其他需要高性能的應用等廣泛應用的開(kāi)發(fā)人員，TI 的 TMS320C6655/57 DSP 提供高達 2.5 GHz 的累積 DSP，并支持高能效且易于使用的平臺。此外，它與所有現有的C6000系列定點(diǎn)和浮點(diǎn)DSP完全向后兼容.

TI的KeyStone架構提供了一個(gè)可編程平臺，集成了各種子系統（C66x內核，存儲器子系統，外設和加速器），并使用多種創(chuàng )新組件和技術(shù)來(lái)最大化設備內和設備間通信，從而使各種DSP資源能夠高效無(wú)縫地運行。此架構的核心是關(guān)鍵組件，例如多核導航器，它允許在各種設備組件之間進(jìn)行有效的數據管理。TeraNet 是一種無(wú)阻塞交換機結構，可實(shí)現快速且無(wú)爭用的內部數據移動(dòng)。多核共享內存控制器允許直接訪(fǎng)問(wèn)共享內存和外部?jì)却�，而無(wú)需從交換機結構容量中汲取資金。

對于定點(diǎn)使用，C66x 內核具有 4× C64x+ 內核的乘法累加 （MAC） 能力。此外，C66x 內核集成了浮點(diǎn)功能，每個(gè)內核的原始計算性能是業(yè)界領(lǐng)先的 40 GMACS/內核和 20 GFLOPS/內核（@1.25 GHz 工作頻率）。它每個(gè)周期可以執行 8 個(gè)單精度浮點(diǎn) MAC 操作，可以執行雙精度和混合精度操作，并且符合 IEEE754 標準。C66x 內核包含 90 條新指令（與 C64x+ 內核相比），旨在實(shí)現浮點(diǎn)和面向矢量數學(xué)的處理。這些增強功能對信號處理、數學(xué)和圖像采集功能中使用的常用DSP內核的性能有了相當大的改進(jìn)。C66x 內核向后兼容 TI 上一代 C6000 定點(diǎn)和浮點(diǎn) DSP 內核的代碼，確保軟件可移植性并縮短遷移到更快硬件的應用的軟件開(kāi)發(fā)周期。

TI C6655/57 DSP 集成了大量片上存儲器。除了 32KB 的 L1 程序和數據緩存外，每個(gè)內核還有 1024KB 的專(zhuān)用內存，可以配置為映射的 RAM 或緩存。該器件還集成了 1024KB 的多核共享內存，可用作共享 L2 SRAM 和/或共享 L3 SRAM。所有 L2 存儲器都集成了錯誤檢測和糾錯功能。為了快速訪(fǎng)問(wèn)外部存儲器，該器件包括一個(gè)運行頻率為 1333 MHz 的 32 位 DDR-3 外部存儲器接口 （EMIF），并支持 ECC DRAM。

該系列支持許多高速標準接口，包括 RapidIO ver 2、PCI Express Gen2 和千兆以太網(wǎng)。它還包括 I2C、UART、多通道緩沖串行端口 （McBSP）、通用并行端口和 16 位異步 EMIF，以及使用通用 CMOS IO。對于設備之間或與FPGA的高吞吐量、低延遲通信，包括一個(gè)稱(chēng)為HyperLink的40 Gbaud全雙工接口。

TI DSP C6655/57 器件具有一套完整的開(kāi)發(fā)工具，其中包括：增強型 C 編譯器、用于簡(jiǎn)化編程和調度的程序集優(yōu)化器，以及用于查看源代碼執行情況的 WindowsR 調試器接口。

TI TMS320C6655/57主要特性：

1、一個(gè) (C6655) 或兩個(gè) (C6657) TMS320C66x ™ DSP 內 核子系統 (CorePacs)，每個(gè)系統都擁有

1.1、850 MHz（僅 C6657），1.0 GHz 或 1.25 GHz C66x 定點(diǎn)/ 浮點(diǎn) CPU 內核

1.25 GHz 時(shí)，定點(diǎn)運算速度為 40 GMAC / 內核

針對浮點(diǎn) @ 1.25GHz 的 20 GFLOP / 內核

1.2、存儲器

每?jì)群?/font> 32K 字節一級程序 (L1P) 內存

每核 32K 字節一級數據 (L1D) 內存

每核 1024K 字節本地 L2

2、多核共享存儲器控制器 (MSMC)

2.1、1024KB MSM SRAM 內存 （由 C6657 的兩個(gè) DSP C66x CorePacs 共享）

2.2、MSM SRAM 與DDR3_EMIF 的內存保護單元

3、多核導航器

3.1、帶有隊列管理器的 8192 個(gè)多用途硬件隊列

3.2、基于包的 DMA 支持零開(kāi)銷(xiāo)傳輸

4、硬件加速器

4.1、兩個(gè) Viterbi 協(xié)處理器

4.2、一個(gè) Turbo 協(xié)處理器譯碼器

5、外設

5.11、4 個(gè) SRIO2.1 線(xiàn)道

每通道支持 1.24/2.5/3.125/5G 波特率運行

支持直接 I/O，消息傳遞

路過(guò)

雞蛋

鮮花

握手

雷人