系統設計資料下載列表

Debussy 5.4 (windows版)

Debussy 是NOVAS Software, Inc(思源科技)發(fā)展的HDL Debug & Analysis tool,這套軟體主要不是用來(lái)跑模擬或看波形,它最強大的功能是:能夠 ...
2010年07月13日 15:46   |  
Debussy  

Logic Synthesis and Verification Algorithms

Logic Synthesis and Verification Algorithms By Gary D. Hachtel, Fabio Somenzi Publisher: Springer Number Of Pages: 564 P ...
2010年07月08日 10:36   |  
驗證   綜合  

System Design with SystemC

SystemC專(zhuān)業(yè)級教材影印清晰版
2010年07月06日 22:23   |  
SystemC  

《TCL教程》

《TCL教程》;時(shí)序約束、SDF、QSF等文件編寫(xiě)必須掌握的語(yǔ)言
2010年07月06日 18:09   |  
TCL  

IC設計需要的TCL語(yǔ)言教程

2010年07月06日 14:54   |  
IC設計   TCL語(yǔ)言  

《EDA IC設計、驗證與調試》

英文版,是一本非常有深度的書(shū),書(shū)中列出了十分豐富的參考文獻。
2010年07月06日 14:51   |  
EDA  

Xilinx大學(xué)合作指定教材:Verilog HDL程序設計與實(shí)踐

云創(chuàng )工作室編著(zhù)
2010年07月06日 14:44   |  
HDL   verilog  

Verilog高級進(jìn)階不二選擇:8051 i2c jtag vga IP核

學(xué)習Verilog除了要先了解語(yǔ)法外,最重要的還是不斷的閱讀,調試優(yōu)秀代碼,以下是一些IP核,全部用Verilog編寫(xiě)
2010年07月06日 14:34   |  
verilog  

primetime高級培訓資料

2010年07月06日 14:17   |  
primetime   Synopsys  

Synopsys 2008 年最新版本文檔集

Synopsys 2008 年最新版本文檔集,包含DC user guide , constrain, optimazation , Retiming ; Prime Time 高級時(shí)序分析等。 ...
2010年07月06日 13:37   |  
Synopsys  

Synopsys design compiler教程

2010年07月06日 13:28   |  
Synopsys  

EFA LicGen 0.4b圖文使用教程

1、使用本目錄下的Synopsys.src替換EFA LicGen 0.4b\packs目錄下的Synopsys.dat 2、利用LicGen.exe生成synopsys.dat 注意:選custom, ...
2010年07月06日 13:26   |  
EFA   LicGen   Synopsys  

synopsys 全系列LICENSE生成器和安裝說(shuō)明

全系列LICENSE,07,08版的。已更新 packs 里面的 synopsys.src 資源包。 首先,LicgEN0.4b 打開(kāi)sysnopsy.lpd,下面兩個(gè)選項均選上,并勾C ...
2010年07月05日 23:02   |  
license   Synopsys   生成器  

ModelSim教程

2010年07月05日 22:55   |  
modelsim  

最新最好的STA書(shū)籍:Static timing analysis for nanometer design

雖然是英文的,但單詞都很簡(jiǎn)單,通俗易懂
2010年07月05日 15:20   |  
STA  

下載排行榜

廠(chǎng)商推薦

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页