最近剛開(kāi)始搞這個(gè)。。。。
連點(diǎn)頭緒都沒(méi)啊。。。

謝謝~~~~~~~~~~~~~~~~~~~~~~~~~~~~~`

一個(gè)帖子都是我在自問(wèn)自答

已解決，是我自己對verilog的語(yǔ)法理解不透側。
always                                                                  
begin
#5 clk=!clk;
#10 Rsetn=1;                                             
end
begin-end是串行塊，順序執行了5+10=15個(gè)周期以后clk的值才會(huì )更新，所以才會(huì )有300ns的clk周期出現。用fork-jion并行塊就沒(méi)問(wèn)題了。

自己頂下，期望高手回答！