kswork的個(gè)人空間 http://selenalain.com/space-uid-30834.html [收藏] [復制] [RSS]

DDS算法的Verilog 實(shí)現 2011-08-15
3.1 DDS 設計要求 用 Verilog HDL 語(yǔ)言實(shí)現基于 DDS 技術(shù)的余弦信號發(fā)生器，其輸出位寬為  16bit 。 3.2    ...
(2470)次閱讀|(0)個(gè)評論

查看更多

統計信息

已有 1197 人來(lái)訪(fǎng)過(guò)

  • 積分: 2215
  • 好友: 1
  • 主題: 6
  • 日志: 1
  • 相冊: --
  • 分享: --
關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页