第一章 前言
頻率合成技術(shù)就是把一個(gè)或者多個(gè)高穩定度、高準確度的參考頻率，經(jīng)過(guò)各種信號處理技術(shù)，生成具有同等穩定度和準確度的各種離散頻率。參考頻率可由晶體振蕩器產(chǎn)生，合成的離散頻率與參考頻率有嚴格的比例關(guān)系，并具有同等的穩定度和準確度。頻率合成技術(shù)是實(shí)現高性能頻率源的重要手段。頻率源的性能是影響雷達、電子對抗、儀器儀表等系統性能的關(guān)鍵問(wèn)題。
頻率合成器件的主要性能指標
①頻率范圍（帶寬）；
②頻率分辨率；
③頻率轉換時(shí)間；
④頻率準確度和穩定度；
⑤頻譜純度（主要影響因素是相位噪音和寄生干擾）。
DDS（直接數字合成）技術(shù)：采用數字化技術(shù)，通過(guò)控制相位的變化速度來(lái)直接產(chǎn)生各種頻率的信號。在帶寬、頻率分辨率、頻率轉換時(shí)間、相位連續性（相位變化連續）、調制輸出（對輸出信號易實(shí)現多種調制）和集成化等方面，都遠遠超過(guò)傳統的頻率合成技術(shù)。但是DDS技術(shù)把幅度和相位信息也都用數字量表示，故將會(huì )產(chǎn)生量化精度和量化噪音，從而造成輸出信號的幅度失真和相位失真，使得DDS的輸出信號雜散較大（雜散頻率多）；同時(shí)DDS的輸出信號頻帶有限（為了有效分開(kāi)輸出頻率和鏡像頻率，最高頻率應該<0.5fs，更高的fs 要求器件的工作頻率更高），這是限制DDS技術(shù)發(fā)展的主要問(wèn)題之一。然而，由于DDS是全數字化結構，易于集成、功耗低、體積小、重量輕、可靠性高、易于程控、使用靈活，性?xún)r(jià)比很高，故廣為采用。
第二章 DDS算法原理[1]
DDS技術(shù)是一種新的頻率合成方法，是頻率合成技術(shù)的一次革命，最早由Joseph Tierney等 3人于 1971 年提出，但由于受當時(shí)微電子技術(shù)和數字信號處理技術(shù)的限制，DDS技術(shù)沒(méi)有受到足夠重視，隨著(zhù)數字集成電路和微電子技術(shù)的發(fā)展，DDS技術(shù)日益顯露出它的優(yōu)越性。 DDS 的工作原理為：在參考時(shí)鐘的驅動(dòng)下，相位累加器對頻率控制字進(jìn)行線(xiàn)性累加，得到的相位碼對波形存儲器尋址，使之輸出相應的幅度碼，經(jīng)過(guò)模數轉換器得到相應的階梯波，最后再使用低通濾波器對其進(jìn)行平滑，得到所需頻率的平滑連續的波形，其結構如圖2-1 所示。
圖2-1 DDS的結構框圖
相位累加器由N位加法器與N位累加寄存器級聯(lián)構成，結構如圖 2-2 所示。每來(lái)一個(gè)時(shí)鐘脈沖 fclk，加法器將頻率控制字 K 與累加寄存器輸出的累加相位數據相加，把相加后的結果送至累加寄存器的數據輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數據反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對頻率控制字進(jìn)行線(xiàn)性相位累加。由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數據就是合成信號的相位，相位累加器的溢出頻率就是 DDS 輸出的信號頻率。用相位累加器輸出的數據作為波形存儲器（ROM）的相位取樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值的轉換。
圖 2-2
DDS相位累加器
波形存儲器所儲存的幅度值與余弦信號有關(guān)。余弦信號波形在一個(gè)周期內相位幅度的變化關(guān)系可以用圖2-3中的相位圓表示，每一個(gè)點(diǎn)對應一個(gè)特定的幅度值。一個(gè)N位的相位累加器對應著(zhù)圓上 個(gè)相位點(diǎn)，其相位分辨率為 。若 N=4 ，則共有 16 種相位值與 16 種幅度值相對應，并將相應的幅度值存儲于波形存儲器中，存儲器的字節數決定了相位量化誤差。在實(shí)際的DDS中，可利用正弦波的對稱(chēng)性，將 范圍內的幅、相點(diǎn)減小到 內以降低所需的存儲量，量化的比特數決定了幅度量化誤差。
波形存儲器的輸出送到D/A 轉換器，D/A 轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號。DDS
在相對帶寬、頻率轉換時(shí)間、分辨力、相位連續性、正交輸出以及集成化等一系列性能指標方面遠遠超過(guò)了傳統頻率合成技術(shù)所能達到的水平，為系統提供的信號源優(yōu)于模擬信號源。 DDS模塊的輸出頻率 fout 是系統工作頻率 fclk 、相位累加器比特數N以及頻率控制字K3者的一個(gè)函數，其數學(xué)關(guān)系為：
它的頻率分辨率，即頻率的變化間隔為：
| 
發(fā)表于 2011-8-15 21:09:21
收藏
頂
踩