搜索
手機版
官方微博
微信公眾號
登錄
|
免費注冊
首頁(yè)
新聞
新品
文章
下載
電路
問(wèn)答
視頻
職場(chǎng)
雜談
會(huì )展
工具
博客
論壇
在線(xiàn)研討會(huì )
技術(shù)頻道：
單片機/處理器
FPGA
軟件/編程
電源技術(shù)
模擬電子
PCB設計
測試測量
MEMS
系統設計
無(wú)源/分立器件
音頻/視頻/顯示
應用頻道：
消費電子
工業(yè)/測控
汽車(chē)電子
通信/網(wǎng)絡(luò )
醫療電子
機器人
當前位置：
EEChina首頁(yè)
›
關(guān)鍵詞
›
PLL
關(guān)鍵詞: PLL
PLL相關(guān)文章
更多>>
Design of CMOS Phase-Locked Loops
PCB短路處的尋找方法
TI最新ADC和PLL下一代高速系統提供更寬的帶寬和更低的相位噪聲
PLL回路濾波器設計的調整指南
如何使用50MHZ FPGA本身的時(shí)鐘產(chǎn)生一個(gè) 3MHZ 的分時(shí)鐘
→→ 圖解 鎖相環(huán)(PLL)電路設計與應用 遠坂 295頁(yè) 25.2M ←←
ADI針對下一代射頻、微波和毫米波應用推出行業(yè)最先進(jìn)的PLL/VCO解決方案
PLL鎖相環(huán)資料集錦
分析、優(yōu)化和消除帶VCO的鎖相環(huán)在高達13.6 GHz處的整數邊界雜散
鎖相環(huán)基礎 Phase-Lock Basics
鎖相環(huán)技術(shù)(第3版)
基于FPGA的PLL頻率合成器設計
詳細介紹Serdes和CDR以及PLL、VCO的學(xué)位論文
PLL好書(shū)： PLL Performance, Simulation and Design
[Razavi]Monolithic Phase Locked Loops and Clock Recovery Circuits
[Razavi]Phase-Locking in High Performance Systems
采用MC145163P構成的輸出頻率范圍為60～70MHz的PLL頻率合成器
鎖相環(huán)（PLL）電路調試經(jīng)驗
臺大 劉深淵的PLL講義
鎖相環(huán)無(wú)法鎖定，就該這樣處理
關(guān)于我們
-
服務(wù)條款
-
使用指南
-
站點(diǎn)地圖
-
友情鏈接
-
聯(lián)系我們
電子工程網(wǎng)
© 版權所有
京ICP備16069177號
| 京公網(wǎng)安備11010502021702
返回頂部
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页
關(guān)鍵詞: PLL
