系統設計文章列表

SmartDV借助AI新動(dòng)能以定制IP和生態(tài)合作推動(dòng)AI SoC等全新智能芯片的研發(fā)及產(chǎn)業(yè)化

SmartDV借助AI新動(dòng)能以定制IP和生態(tài)合作推動(dòng)AI SoC等全新智能芯片的研發(fā)及產(chǎn)業(yè)化

作者:Karthik Gopal SmartDV Technologies亞洲區總經(jīng)理 智權半導體科技(廈門(mén))有限公司總經(jīng)理 作為長(cháng)期植根中國的全球領(lǐng)先的集成電路知識產(chǎn)權(IP)提供商,SmartDV一直在跟蹤人工智能( ...
2025年02月24日 17:44   |  
定制IP   芯片設計   SmartDV  
利用與硬件無(wú)關(guān)的方法簡(jiǎn)化嵌入式系統設計:基本知識

利用與硬件無(wú)關(guān)的方法簡(jiǎn)化嵌入式系統設計:基本知識

作者:Giacomo Paterniani,ADI公司現場(chǎng)應用工程師 摘要 本文將演示一種加速嵌入式系統設計原型階段的方法,說(shuō)明如何將與硬件無(wú)關(guān)的驅動(dòng)程序和傳感器結合使用,簡(jiǎn)化整個(gè)嵌入式系統的器件選 ...
2025年02月20日 18:00   |  
運動(dòng)檢測   IMU   ADIS16500  
智能化加速標準和協(xié)議的更新并推動(dòng)驗證IP(VIP)在芯片設計中的更廣泛應用

智能化加速標準和協(xié)議的更新并推動(dòng)驗證IP(VIP)在芯片設計中的更廣泛應用

作者:Karthik Gopal SmartDV Technologies亞洲區總經(jīng)理 智權半導體科技(廈門(mén))有限公司總經(jīng)理 隨著(zhù)AI技術(shù)向邊緣和端側設備廣泛滲透,芯片設計師不僅需要考慮在其設計中引入加速器,也在 ...
2025年01月23日 18:45   |  
驗證IP   芯片設計   SmartDV  

功能安全認證難?合理選擇開(kāi)發(fā)工具和支持服務(wù)很重要

作者:IAR 在很多電子工程師看來(lái),功能安全(Functional Safety,亦簡(jiǎn)稱(chēng)FuSa)是他們從來(lái)都沒(méi)接觸過(guò)的專(zhuān)業(yè)術(shù)語(yǔ)。然而,功能安全在我們的生活中其實(shí)普遍存在,例如汽車(chē)、工業(yè)、醫療等領(lǐng)域有大 ...
2025年01月15日 17:50   |  
功能安全   開(kāi)發(fā)工具  
人工智能前沿|2025 年影響工程的頂級趨勢

人工智能前沿|2025 年影響工程的頂級趨勢

作者:MathWorks 深度學(xué)習首席產(chǎn)品經(jīng)理 Lucas Garcia 博士 人工智能在重塑工程范式方面發(fā)揮著(zhù)關(guān)鍵作用,它提供的工具和方法可提高各個(gè)領(lǐng)域的精度、效率和適應性。想要在人工智能競賽中保持領(lǐng) ...
2024年12月26日 17:23   |  
人工智能  

IP Your Way——您提供規格,然后SmartDV為您生成定制IP

快速、可靠且高性?xún)r(jià)比的定制IP模式提升芯片設計公司競爭力 作者:Karthik Gopal SmartDV Technologies亞洲區總經(jīng)理 智權半導體科技(廈門(mén))有限公司總經(jīng)理 無(wú)論是在出貨量巨大的消費電 ...
2024年12月06日 17:53   |  
芯片設計   SmartCompiler   SmartDV  

遵守紀律避免設計過(guò)時(shí)

作者:GAIA Converter 作為一個(gè)致力于持續優(yōu)化設計和制造戰略的快速發(fā)展行業(yè),電子行業(yè)不斷面臨著(zhù)舊組件和子系統被新產(chǎn)品淘汰并從供應鏈中移除的前景。 供應商提供的替代品可能會(huì )表現出 ...
2024年11月18日 17:36   |  
長(cháng)壽命產(chǎn)品   電源模塊   GAIA   設計過(guò)時(shí)  
有延遲環(huán)節的burst控制中得到響應時(shí)間變化規律的仿真分析方法

有延遲環(huán)節的burst控制中得到響應時(shí)間變化規律的仿真分析方法

作者: 汪月亮 英飛凌科技消費、計算與通訊業(yè)務(wù)大中華區 高級主任工程師 摘要: 在電源芯片的數字控制方法中,經(jīng)常引入延遲環(huán)節。在引入延遲環(huán)節后,分析電路響應的方法特別是定量計算會(huì )變得 ...
實(shí)際案例說(shuō)明用基于FPGA的原型來(lái)測試、驗證和確認IP——如何做到魚(yú)與熊掌兼得?

實(shí)際案例說(shuō)明用基于FPGA的原型來(lái)測試、驗證和確認IP——如何做到魚(yú)與熊掌兼得?

作者:Philipp Jacobsohn,SmartDV首席應用工程師 Sunil Kumar,SmartDV FPGA設計總監 本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設計和驗證規劃進(jìn)行 ...
2024年10月28日 18:36   |  
數字芯片設計   ASIC原型   SmartDV  

無(wú)處不在的 Arm 軟硬件生態(tài)賦能開(kāi)發(fā)者 AI 創(chuàng )新

作者:Arm 戰略與生態(tài)部開(kāi)發(fā)者平臺副總裁 Geraint North 人工智能 (AI) 是當今最重大的技術(shù)變革之一,并正以前所未有的速度推動(dòng)著(zhù)各行各業(yè)的發(fā)展。作為應用最為普及的計算架構,Arm 為廣泛的 ...
2024年09月09日 19:25   |  
AI創(chuàng )新   Arm   Kleidi   AI計算  
將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

將ASIC IP核移植到FPGA上——如何測試IP核的功能和考慮純電路以外的其他因素

數字芯片設計驗證經(jīng)驗分享系列文章(第四部分) 作者:Philipp Jacobsohn,SmartDV首席應用工程師 Sunil Kumar,SmartDV FPGA設計總監 本系列文章從數字芯片設計項目技術(shù)總監的角度出發(fā) ...
2024年08月29日 19:40   |  
ASIC   IP核移植   數字芯片設計   ASIC原型  
第八代BiCS FLASH厲害在哪里?

第八代BiCS FLASH厲害在哪里?

作者:Kioxia鎧俠 第八代BiCS FLASH已然投入量產(chǎn),意味著(zhù)基于BiCS FLASH的產(chǎn)品也將得到新一輪升級。全新的BiCS FLASH無(wú)論在存儲密度、性能都有了顯著(zhù)提升,特別是2Tb QLC NAND是當下業(yè)界內最 ...
2024年08月29日 19:27   |  
BiCS   FLASH  

廠(chǎng)商推薦

本周文章排行榜

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
返回頂部
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页