|
不管您是否注意到，我們正被各類(lèi)被廠(chǎng)商冠以“智能”概念的產(chǎn)品圍繞著(zhù)，無(wú)處不在！智能，也成了激發(fā)工程師創(chuàng )意靈感的新源泉。2013年，我們都走在智能化的道路上。智能地球、智能能源、智能交通、智能工業(yè)、智能電網(wǎng)、智能醫療、智能通信、智能家居、智能互聯(lián)等智能化概念，層出不窮。智能化大潮正以迅雷不及掩耳之勢，席卷全球半導體大市場(chǎng)及各細分產(chǎn)業(yè)鏈。智能化創(chuàng )新正如春風(fēng)化雨般沐浴著(zhù)每一個(gè)人。誰(shuí)都“逃”不掉！賽靈思再次抓住了大勢發(fā)展新機遇，持28nm已領(lǐng)先競爭對手整整一代之力，再蓄以勢如破竹之勢，開(kāi)創(chuàng )可編程邏輯軟硬件平臺智能化創(chuàng )新的新世界。 嵌入式系統的未來(lái)：更智能的專(zhuān)業(yè)化軟硬件平臺 未來(lái)的嵌入式系統將需要數以百計的Gops實(shí)時(shí)計算和Gbps通信帶寬，以滿(mǎn)足多通道無(wú)線(xiàn)射頻、數據中心安全設備、嵌入式視覺(jué)、Nx100Gbps網(wǎng)絡(luò )等眾多不同產(chǎn)業(yè)應用需求。與此同時(shí)，這些組件也必須滿(mǎn)足嚴格的功耗要求，并盡可能降低成本。 物聯(lián)網(wǎng)將進(jìn)一步增加共享、處理和存儲的“大數據”的絕對數量。這就產(chǎn)生了更智能化嵌入式系統的全球需求，這種系統也將為我們的日常工作生活提供充分的資訊，讓我們能夠做出更好更明智的決策。 
賽靈思公司資深副總裁兼CTO Ivo Bolsens 近年來(lái)，系統設計人員一直在從單處理器向多核并行計算平臺轉移，以不斷提高計算效率，滿(mǎn)足嚴格的性?xún)r(jià)比和功耗要求。兒提高計算效率的關(guān)鍵步驟在于專(zhuān)業(yè)化，也就是各種計算單元和互聯(lián)基礎架構可以滿(mǎn)足特定的應用要求，從而實(shí)現高度優(yōu)化的異構多核架構。靈活、高度集成的全新系列器件平臺將會(huì )因此而問(wèn)世，系統專(zhuān)家可以采用軟件編程流程對器件進(jìn)行編程，軟件設計流程不僅能捕獲各種應用特性，而且還可將這種高級描述語(yǔ)言嵌入到專(zhuān)業(yè)化的可編程架構中。 2012年，賽靈思推出了全球首款All Programmable SOC平臺，結合了嵌入式處理器軟件可編程功能和FPGA硬件靈活性。 Zynq™-7000器件系列在一個(gè)高密度、可配置的互聯(lián)模塊網(wǎng)絡(luò )中， 把多ARM ®核、可編程邏輯結構、DSP數據路徑、存儲器和I/O完美集成在一起。這個(gè)協(xié)同處理器可以采用賽靈思新一代Vivado™設計套件工具鏈中獨特的高層次綜合功能進(jìn)行C語(yǔ)言的編譯。 這個(gè)突破 是產(chǎn)業(yè)向以系統為中心的設計流程發(fā)展的一個(gè)重大里程碑，新的設計流程將充分利用并行編程、高層次綜合和SoC多核技術(shù)領(lǐng)域的最先功能。這種以軟件為中心的編程流程可充分挖掘專(zhuān)業(yè)化硬件架構的全部潛能，同時(shí)又不需揭示硬件的實(shí)現細節。 All Programmable SOC 軟硬件協(xié)同平臺將讓眾多領(lǐng)域的不同工程師均能受惠于Zynq All Programmable SoC架構的全部功能，使他們能夠在設計新一代更智能的電子系統時(shí)，實(shí)現最高的生產(chǎn)力和最佳的結果質(zhì)量。
68億只晶體管、1，954，560個(gè)邏輯單元（容量相當于市場(chǎng)同類(lèi)最大28nm FPGA的兩倍）、305，400個(gè)CLB切片的可配置邏輯塊（CLB）、21，550Kb的分布式RAM容量、以及2，160個(gè)DSP slice、46，512個(gè)BRAM、24個(gè)時(shí)鐘管理模塊、4個(gè)PCIe模塊、36個(gè)GTX收發(fā)器（每個(gè)性能達12.5 Gbps）、24個(gè)I/O bank和1，200個(gè)用戶(hù)I/O、19W功耗……是的，您沒(méi)有看錯，這一連串令人眼花繚亂的數字，就是賽靈思（Xilinx）日前宣布可正式供貨的“世界最大容量”FPGA Virtex-7 2000T為我們呈現出的令人震撼的性能指標。 2010年10月，Xilinx高調宣布推出業(yè)界首項堆疊硅片互聯(lián)技術(shù)（SSI，Stack Silicon Interconnect）。該公司全球高級副總裁兼亞太區執行總裁湯立人強調說(shuō)，之前曾有廠(chǎng)商試圖通過(guò)將兩個(gè)或多個(gè)FPGA進(jìn)行邏輯互聯(lián)，創(chuàng )建出更大型的“虛擬FPGA”，最終實(shí)現復雜設計。但往往由于可用I/O數量有限，再加之FPGA間信號傳輸造成的時(shí)延限制性能，以及使用標準的器件I/O來(lái)創(chuàng )建多個(gè)FPGA之間的邏輯連接增加功耗等因素，這些努力都宣告失敗。而SSI技術(shù)的核心則來(lái)自于賽靈思專(zhuān)利的ASMBL架構、微凸塊技術(shù)以及TSMC的硅通孔（TSV）技術(shù)。 2.5D SSI的主要技術(shù)突破 Virtex-7 2000T是Xilinx采用臺積電（TSMC）28nm HPL工藝（低功耗高介電層金屬閘技術(shù)）推出的第三款FPGA。更重要的是，這將是“世界上第一個(gè)采用SSI技術(shù)的商用FPGA”。賽靈思方面將該項技術(shù)命名為2.5D SSI。湯立人堅持認為，2.5D并不意味著(zhù)就比傳統意義上的3D封裝性能差。事實(shí)上，如果將邏輯單元與內存進(jìn)行垂直堆疊（Vertical Stacking），也就是所謂的3D封裝，現在面臨著(zhù)散熱、RAM/Logic等有源層之間因為膨脹系數不同，導致內部應力不均，影響晶體管性能等多項重要挑戰�！百愳`思同樣看好不帶中介層的完全3D IC堆疊技術(shù)前景，但從目前來(lái)看，該技術(shù)在整個(gè)產(chǎn)業(yè)中實(shí)現標準化還要花更長(cháng)的時(shí)間�！� “我們的2.5D SSI結構采用并排式芯片布局，將4個(gè)經(jīng)ASMBL架構優(yōu)化的FPGA Slice 并排排列在硅中介層上，Slice之間擁有超過(guò)10，000個(gè)過(guò)孔走線(xiàn)，時(shí)延僅為1納秒。然后再通過(guò)微凸塊將硅片連接至硅中介層�！睖⑷诉M(jìn)一步解釋說(shuō)， “由于采用的是大量低延時(shí)、芯片間互連，并連接至球形柵格陣列，從而也避免了垂直硅片堆疊方法出現的熱通量和設計工具流問(wèn)題�！�
如果把FPGA與ASIC之間的競爭看成一場(chǎng)戰斗，那么目前這場(chǎng)戰斗正從遠觀(guān)、叫陣、近戰發(fā)展到它的最后階段――肉搏！6月22日，賽靈思基于統一架構的28nm 7系列FPGA閃亮登場(chǎng)，本次發(fā)布的FPGA新品最大的亮點(diǎn)是功耗大幅度降低，同時(shí)性能、容量大幅提升！“7系列最大的目標是降低功耗！整個(gè)系列功耗降低50%！”在新聞發(fā)布會(huì )上，賽靈思公司質(zhì)量管理和新產(chǎn)品導入全球高級副總裁亞太區執行總裁湯立人（Vincent Tong） 指出，“同時(shí)容量大大提升，高達200萬(wàn)個(gè)邏輯單元！除了取代高端ASIC，7系列FPGA還將瞄準更多新興應用�！� 不再回避功耗、尺寸敏感話(huà)題 和以前FPGA叫板ASIC的策略不同，這次賽靈思不再強調FPGA的靈活性了（或許大家早認同這個(gè)優(yōu)勢了），這次賽靈思選擇了很多FPGA供應商想回避的話(huà)題的同時(shí)也是很多ASIC廠(chǎng)商總拎來(lái)打擊FPGA的兩個(gè)特性：功耗和尺寸。 “預計40nm FPGA市場(chǎng)到2014年的規�？梢赃_到70億美元，而那時(shí)ASIC/ASSP的規模會(huì )是600億美元，如果FPGA要擴大規模，就必須有更低的成本（更高的性?xún)r(jià)比）、更高的系統性能、更大的容量和更低的功耗，我們認為這其中最主要的關(guān)鍵是降低功耗！” 湯立人指出，“我們此次推出的7系列28nm FPGA系列，在系統性能上翻番，同時(shí)容量擴大兩倍，功耗降低一半，我們預計28nm 7系列FPGA可以將FPGA市場(chǎng)規模擴大到110億美元！” 與Virtex-6 FPGA 相比，Virtex-7 系列的系統性能翻了一番，功耗降低一半，速度提升30%，該系列產(chǎn)品針對通信系統進(jìn)行了精心優(yōu)化，以最大型的 FPGA 支持最高性能和最高帶寬串行連接功能。Virtex-7 系列包含 Virtex-7T 和 Virtex-7XT 兩個(gè)子系列產(chǎn)品，屬于超高端產(chǎn)品之列，在嵌入式收發(fā)器、DSP 切片、存儲器模塊和高速 I/O 的數量與性能方面將 FPGA 技術(shù)發(fā)揮到了極致，為業(yè)界樹(shù)立了新的基準。 賽靈思20nm技術(shù)戰略Roadmap曝光：繼續領(lǐng)先一代 “熟悉FPGA行業(yè)和對賽靈思有一定了解的業(yè)界人士都知道，賽靈思在28nm技術(shù)上取得了多項重大突破， 其產(chǎn)品組合處于整整領(lǐng)先一代�；�28nm技術(shù)突破之上的20nm產(chǎn)品系列，必將為創(chuàng )造更高的客戶(hù)價(jià)值提供了巨大的機會(huì )！”11月5日，在賽靈思媒體見(jiàn)面 會(huì )上，賽靈思公司全球高級副總裁，亞太區執行總裁湯立人分享了Xilinx 繼續領(lǐng)先一代的20nm 產(chǎn)品戰略，“此外，下一代FPGA及第二代SoC和3D IC將與Vivado設計套件‘協(xié)同優(yōu)化’，為行業(yè)提供最具吸引力的ASIC和ASSP可編程替代方案�！�
湯立人談起賽靈思領(lǐng)先一代的技術(shù)時(shí)非常興奮 賽靈思在28nm 7系列FPGA的創(chuàng )新，把工藝技術(shù)上的創(chuàng )新（與臺積電（TSMC）共同開(kāi)發(fā)的高性能低功耗（HPL）技術(shù)）與針對最小化靜態(tài)和動(dòng)態(tài)功耗、最大化主要構建模 塊性能的眾多優(yōu)化完美結合，讓賽靈思能夠提供超越節點(diǎn)的性能/瓦價(jià)值優(yōu)勢�！捌�20nm產(chǎn)品系列發(fā)展戰略，包括下一代8系列All Programmable FPGA以及第二代3D IC和SoC。20nm產(chǎn)品系列建立在業(yè)經(jīng)驗證的28nm技術(shù)突破之上，在系統性能、功耗和可編程系統集成方面領(lǐng)先競爭企業(yè)整整一代�！睖⑷藦娬{，“賽 靈思在 28nm 節點(diǎn)上推出的多種新技術(shù)為客戶(hù)帶來(lái)了重大的超前價(jià)值，并使賽靈思領(lǐng)先競爭對手整整一代。賽靈思并不是簡(jiǎn)單地將現有的 FPGA 架構遷移到新的技術(shù)節點(diǎn)上，而是力求引領(lǐng)多種 FPGA 創(chuàng )新，并率先推出了 All Programmable 3D IC 和 SoC�！� 如何擴大下一代的競爭優(yōu)勢？ 從28nm 7系列FPGA的創(chuàng )新為到20nm8系列FPGA為賽靈思在20nm繼續保持領(lǐng)先一代的地位奠定了基礎。這些器件將利用與臺積電的28nm HPL工藝性能/瓦特征相似的20nm SoC工藝。將系統級性能提升2倍，內存帶寬擴大2倍，總功耗降低50%，邏輯功能集成和關(guān)鍵系統建模加速1.5倍多。湯立人表示，“所有應用都將受益于 賽靈思的下一代路由體系結構，可以輕松地擴展超過(guò)90％的資源利用率，實(shí)現更高的結果質(zhì)量及更快的設計收斂�！�
湯立人強調，“半導體行業(yè)的領(lǐng)導者正在逐步發(fā)現20nm的價(jià)值，而且一些設計已經(jīng)正在進(jìn)行中�！辟愳`思公司看到了這個(gè)工藝節點(diǎn)所擁有的巨大潛力，因此也在不斷地探索新的方式，致力于通過(guò)28nm已經(jīng)建立且在20nm將繼續擴展的創(chuàng )新技術(shù)持續發(fā)掘這些潛在的價(jià)值。
20nm FPGA性能進(jìn)一步得到優(yōu)化 湯立人指出，“在20nm，賽靈思目前正在開(kāi)發(fā)其第二代SoC和3D IC技術(shù)，以及下一代的FPGA技術(shù)。相比于競爭對手，賽靈思擁有多年前率先創(chuàng )新的先發(fā)優(yōu)勢。其中包括FPGA性能/瓦的突破，與客戶(hù)一起更好微調的更成 熟的SoC和3D IC技術(shù)，與其下一代Vivado設計套件“協(xié)同優(yōu)化”的器件�！辟愳`思在系統中重新定義了高性能收發(fā)器的設計和優(yōu)化。這讓賽靈思能夠更有效地把20nm 的附加價(jià)值引入領(lǐng)先的和業(yè)經(jīng)證明的28nm技術(shù)之中，讓客戶(hù)的創(chuàng )新繼續保持領(lǐng)先一代。
第一代到第二代All ProgrammableSoC 為在20nm繼續居于領(lǐng)先一代的地位，賽靈思將借助一個(gè)新的異構處理系統，有效地提供更高的系統性能。這個(gè)嵌入式系統將被用超過(guò) 2倍的互連帶寬耦合到下一代FPGA架構中。在芯片上的模擬混合信號性能將翻一番，同時(shí)可編程I/O將隨著(zhù)下一代DDR4和PCI Express接口而升級。
從第一代到第二代All Programmable 3D IC 和一個(gè)純粹的單芯片解決方案所可能達到的結果相比，湯立人表示賽靈思28nm同構和異構Virtex® 3D IC把設計容量、系統級性能和系統集成的水平均整整翻了一番，提供了領(lǐng)先一代的價(jià)值優(yōu)勢。 為在20nm繼續領(lǐng)先一代，賽靈思將利用一個(gè)兩級接口擴大其3D IC的架構，讓同構和異構裸片的集成均能基于開(kāi)放的行業(yè)標準實(shí)現。從而把邏輯容量擴展1.5倍或增加30-40M ASIC等效門(mén)的設計。
FPGA智能之路該如何走？ FPGA目前已經(jīng)在逐漸占據高端ASIC的領(lǐng)地，并向更多新興應用挺進(jìn)，所以賽靈思CEO Moshe Gavrielov稱(chēng)“ASIC日益變?yōu)閚iche，而FPGA應用日益擴大變?yōu)椤ㄓ谩�，再到現在不斷集成新器件功能，使之更為智能化。這真是一個(gè)非常有意思的變化。未來(lái)，賽靈思的FPGA智能化之路將如何演進(jìn)？FPGA是否可以成為下一代嵌入式處理器智能化平臺？FPGA在成為下一代嵌入式處理器智能化平臺前還要應對什么挑戰？歡迎大家討論。(電子發(fā)燒友) |
