|
為深入分析高速串行與DDR內存總線(xiàn)提供綜合、靈活、易于操作的框架結構 泰克公司日前宣布，推出與其高性能示波器（包括DPO/DSA/MSO70000系列）結合使用的新SDLA Visualizer（串行數據鏈路分析觀(guān)察儀）軟件包。需要滿(mǎn)足下一代高速串行標準要求的設計人員可使用SDLA Visualizer來(lái)詳細說(shuō)明其鏈路特征、對測量路徑上的任何元件進(jìn)行反嵌入 (de-embed)、仿真虛擬鏈路元件、運用均衡器以及在串行數據系統、模塊或芯片組中的發(fā)射接收線(xiàn)路上的多個(gè)點(diǎn)進(jìn)行測量。 需要對計算機、通信以及高速內存總線(xiàn)進(jìn)行物理層檢測、調試和一致性驗證的設計人員，SDLA Visualizer可幫助他們可靠地消除模擬行為與實(shí)際信號完整性性能之間的差距。這進(jìn)而又會(huì )顯著(zhù)縮短設計周期和加快關(guān)鍵設計項目的決策速度。 “隨著(zhù)串行數據與內存標準變得越來(lái)越快和更加復雜，設計人員需要新的更強大和靈活的工具來(lái)準確地檢測被測信號”，泰克公司高性能示波器總經(jīng)理Brian Reich表示，“借助SDLA Visualizer，客戶(hù)不僅能夠通過(guò)先進(jìn)的模擬功能來(lái)驗證與串行標準的一致性，還能實(shí)現在檢測、一致性驗證與調試環(huán)境之間的無(wú)縫轉換�！� 從USB 3.0開(kāi)始，最新串行技術(shù)需要的是能夠覆蓋網(wǎng)絡(luò )、測量設備以及硅專(zhuān)屬I(mǎi)P模型的所有元件的先進(jìn)鏈路分析軟件。同樣，那些需要在系統中實(shí)現更快鏈路的嵌入式設計人員面臨著(zhù)在期望的測試點(diǎn)進(jìn)行信號探測，以及必須去除反射和其他效應，以便能夠看到真實(shí)信號的各種挑戰。 為滿(mǎn)足這些要求，SDLA Visualizer提供了完整的4端口模擬功能，并考慮到了發(fā)射器輸出阻抗、示波器和接收器輸入阻抗以及通道和夾具阻抗，以及接收端均衡器設置，來(lái)提供潛在信號的最真實(shí)表示。這是通過(guò)提供關(guān)于鏈路中每個(gè)元件的反射、插入損耗和交互耦合項信息來(lái)實(shí)現的。它還讓用戶(hù)能夠按照需要來(lái)驗證和調試單個(gè)鏈路元件的S參數，從而為用戶(hù)節省時(shí)間和逐元件提供在鏈路中任何測試點(diǎn)的可視性。 另一個(gè)關(guān)鍵挑戰是驗證鏈路模型。SDLA通過(guò)提供一組完整的圖表（包括頻率響應、相響應以及所有16個(gè)S參數的圖表）使得這項任務(wù)更易于完成。在可用性之外，SLDA還提供了單一公共用戶(hù)界面來(lái)定義所有鏈路元件，同時(shí)讓用戶(hù)能夠靈活地定義測試點(diǎn)，而無(wú)需為每個(gè)測試點(diǎn)建立一個(gè)不同的鏈路模型。SDLA Visualizer與DPOJET抖動(dòng)和眼圖分析軟件相結合允許用戶(hù)同時(shí)驗證多個(gè)測試點(diǎn)的眼圖與抖動(dòng)結果，從而確信模型配置的正確性。 IBIS AMI模型集成 為了使有關(guān)硅專(zhuān)屬I(mǎi)P模型的處理更容易，SDLA Visualizer在支持參考接收器均衡技術(shù)之外還能結合廠(chǎng)商專(zhuān)屬接收器均衡與時(shí)鐘恢復算法來(lái)幫助配置和定義鏈路模型。這些模型常�；陉P(guān)于串行物理層 (PHY) 鏈路的IBIS算法建模接口 (IBIS-AMI) 建模標準。 “系統設計人員在PCB前使用IBIS-AMI模型來(lái)設計和驗證高速鏈路，模型準確度是一大問(wèn)題”，用于系統級高速設計的EDA仿真軟件領(lǐng)先提供商SiSoft公司首席執行官Barry Katz表示，“客戶(hù)需要簡(jiǎn)單明了的方法來(lái)關(guān)聯(lián)模型與測量，并在實(shí)驗室硬件上執行實(shí)時(shí)what-if分析。通過(guò)這款新SDLA框架，泰克公司為信號完整性實(shí)驗室功能奠定了基礎，而這種集成度在實(shí)驗室功能方面是非常尋常的事情�！� 供貨信息 新SDLA Visualizer軟件將于2013年第一季度末推出，屆時(shí)全球客戶(hù)即可進(jìn)行下載。詳細信息請聯(lián)系您的泰克客戶(hù)經(jīng)理。 |
