|
業(yè)界唯一投產(chǎn)的低功耗28 nm FPGA，幫助開(kāi)發(fā)人員降低了PCIe Gen2應用的系統總成本 Altera公司宣布，其28 nm Cyclone V GT FPGA全面通過(guò)了PCI Express (PCIe) 2.0規范的兼容性測試。Cyclone V GT FPGA目前已經(jīng)投產(chǎn)，是業(yè)界第一款實(shí)現了5 Gbps數據速率并支持PCIe 2.0互操作性的低成本、低功耗FPGA。在最近的PCI-SIG實(shí)驗室測試中，Cyclone V GT FPGA成功通過(guò)了所有PCI-SIG兼容性和互操作性測試，目前已經(jīng)收錄到PCI-SIG Integrators名錄中。與以前的FPGA相比，在開(kāi)發(fā)基于PCIe Gen2的應用時(shí)，Cyclone V GT FPGA幫助開(kāi)發(fā)人員大幅度降低了系統成本和系統功耗。 Altera資深產(chǎn)品市場(chǎng)經(jīng)理Sabrina Raza評論說(shuō)：“我們的Cyclone V GT FPGA實(shí)現了與PCIe Gen2的兼容，這是我們28 nm Cyclone V FPGA 系列成功推出的另一里程碑。對PCIe Gen2系統性能有要求的客戶(hù)現在可以使用低功耗FPGA，降低其系統總成本，發(fā)揮我們在收發(fā)器技術(shù)上的專(zhuān)業(yè)優(yōu)勢，以及在開(kāi)發(fā)PCIe設計解決方案方面的專(zhuān)長(cháng)。我們幫助客戶(hù)顯著(zhù)降低了系統成本，而且不以犧牲性能為代價(jià)�！� Cyclone V FPGA集成了數據速率高達5 Gbps的收發(fā)器，有兩個(gè)嵌入在器件中的硬核PCIe IP模塊。利用PCIe硬核IP模塊，開(kāi)發(fā)人員提高了系統性能，增強了系統功能，同時(shí)提升了設計團隊的效能。PCIe 2.0兼容硬核IP模塊包括PHY/MAC、數據鏈路層以及會(huì )話(huà)層。模塊可以配置為端點(diǎn)或者根端口，支持x4通路。 Cyclone V FPGA和Cyclone V SoC支持創(chuàng )新的Multi-function特性，最多8個(gè)PCIe端點(diǎn)可以組合成一個(gè)端點(diǎn)，該端點(diǎn)由標準器件驅動(dòng)提供支持。這一方便的特性縮短了軟件驅動(dòng)開(kāi)發(fā)時(shí)間，非常有利于I/O擴展等應用。Cyclone V FPGA和Cyclone V SoC還具有Altera創(chuàng )新的使用PCIe協(xié)議實(shí)現配置功能（CvP），器件中的硬核PCIe在FPGA內核加載之前便可以工作。這樣，無(wú)論采用何種配置方法，都可以確保在滿(mǎn)足PCIe協(xié)議的100ms規范要求下PCIe端點(diǎn)被激活。 Altera全系列產(chǎn)品提供全面的PCI-SIG兼容解決方案，這些產(chǎn)品經(jīng)過(guò)優(yōu)化滿(mǎn)足 了關(guān) 鍵應用需求。這些解決方案包括支持端點(diǎn)、橋接、交換和根端口功能的可配置PCIe知識產(chǎn)權(IP)內核和開(kāi)發(fā)板。Altera最新的Cyclone V GT FPGA開(kāi)發(fā)套件能夠簡(jiǎn)單快速的實(shí)現PCIe Gen2協(xié)議，同時(shí)降低了設計風(fēng)險，縮短了開(kāi)發(fā)時(shí)間。開(kāi)發(fā)套件為開(kāi)發(fā)低成本、低功耗FPGA系統級設計，迅速得到結果提供了快速簡(jiǎn)單的方法。 供貨信息 Cyclone V GT FPGA現在已經(jīng)投產(chǎn)。Altera提供業(yè)界最全系列的28 nm低功耗、低成本 FPGA，密度范圍在25K邏輯單元(LE)至300K LE之間， 針對客戶(hù)需求提供業(yè)界最小外形 封裝 選擇。 關(guān)于A(yíng)ltera Cyclone V GT FPGA的詳細信息， 請訪(fǎng)問(wèn)www.altera.com/cyclone5。 如果需要了解Altera FPGA中PCIe功能的詳細信息， 請訪(fǎng)問(wèn) http://www.altera.com/technology ... ip/pro-hard-ip.html。 |
