|
18世紀的發(fā)明家查爾斯·巴貝奇(Charles Babbage)是開(kāi)路先鋒。盡管他發(fā)明的“差分機”重達五噸，擁有20,000多個(gè)運動(dòng)零件，這臺機器仍然是卓越非凡的發(fā)明物，因為它是可以重復編程的。對于所有硬件而言，它便是從中脫穎而出的神奇軟件。 在現代，全球工程設計團隊的調查顯示，他們編寫(xiě)軟件的時(shí)間要比創(chuàng )造硬件的時(shí)間更多。工程設計公司雇傭的程序員也比工程師數量更多，而且開(kāi)發(fā)人員在選擇MPU芯片之前，絕大多數都會(huì )首先選擇運行芯片的軟件環(huán)境。他們營(yíng)銷(xiāo)部門(mén)的同事深知，軟件可以提供令產(chǎn)品卓然不群最為直接的捷徑。原始代碼可以提供“附加值”：獨一無(wú)二的要素可以令一種產(chǎn)品在魚(yú)龍混雜和快速發(fā)展的市場(chǎng)中脫穎而出。 這不是說(shuō)硬件并不重要：恰恰相反。硬件設計的重要性實(shí)際上已經(jīng)變得顯而易見(jiàn)。硬件需要快速推出，性能經(jīng)過(guò)優(yōu)化可以實(shí)現開(kāi)箱即用，并且具備軟件意識。 接下來(lái)的步驟 如果MPU只是達到目的的手段——即釋放現有軟件基礎能力的途徑或者鑰匙——接下來(lái)重要的一步便是選擇正確的鑰匙。十分普及的處理器架構（例如Intel x86）可以提供豐富的x86軟件配置，其中大多數都為個(gè)人計算機市場(chǎng)開(kāi)發(fā)。同樣，Power Architecture、ARM或者MIPS架構都配置包含了各自軟件“俱樂(lè )部”的成員。如果目的是為了運行個(gè)人計算機軟件，x86處理器屬于必備的選擇。對于嵌入式或者工業(yè)市場(chǎng)而言，開(kāi)發(fā)人員的選擇方案則更加靈活。 當大多數程序仍然采用匯編語(yǔ)言編寫(xiě)的時(shí)代，處理器的選擇也決定了程序員的選擇。開(kāi)發(fā)人員專(zhuān)門(mén)致力于各種不同的CPU指令集，勤奮鉆研他們各自首選的ISA。代碼本身與編寫(xiě)代碼的人才相比同樣一樣不易轉換移植；為一個(gè)處理器系列編寫(xiě)的軟件對于另一個(gè)處理器系列完全無(wú)用，除非作為下一次的實(shí)例解釋如何構建代碼。編碼的捍衛者會(huì )為匯編語(yǔ)言辯護，聲稱(chēng)它的高效與快速，而他們的業(yè)務(wù)經(jīng)理通常會(huì )嘲笑它開(kāi)發(fā)緩慢、過(guò)度臃腫、只能針對于一種硬件平臺、難以移植，對于沒(méi)有深入原始開(kāi)始工作的人員而言太過(guò)神秘莫測。 理想情況下，軟件可以實(shí)現快速和高效性，同時(shí)可以快速輕松地進(jìn)行開(kāi)發(fā)與維護。沒(méi)有技術(shù)已經(jīng)實(shí)現這種理想的情況，盡管已經(jīng)實(shí)現了匯編水平編程的過(guò)渡，向更高水平的語(yǔ)言（例如C語(yǔ)言）邁進(jìn)，這提供了極大程度的幫助。如今，不到10%的嵌入式開(kāi)發(fā)人員還在普遍使用匯編語(yǔ)言；超過(guò)70%的開(kāi)發(fā)人員幾乎只在使用C或C++語(yǔ)言�？梢浦膊僮飨到y對此也有幫助。特別是Linux適用于幾乎所有處理器架構和所有硬件配置，使它成為了嵌入式開(kāi)發(fā)人員近乎通用的平臺。 在可移植編程語(yǔ)言和通用平臺之間，這個(gè)行業(yè)比以往任何時(shí)候都更有可能實(shí)現代碼效率（從運行時(shí)性能角度考慮）和開(kāi)發(fā)效率（從成本、上市時(shí)間和可維護性角度考慮）之間的理想平衡。性能與靈活性和易用性之間的平衡成為了嵌入式處理器供應商之間爭相競逐的領(lǐng)域。這便是軟件感知架構變得至關(guān)重要的原因所在。軟件感知架構是幫助客戶(hù)通過(guò)性能優(yōu)化的代碼庫和（便于實(shí)施的）軟件，可以充分利用和輕松挖掘架構能力和功能的一種平臺。 Layerscape架構介紹 Layerscape架構是下一代QorIQ LS系列片上系統(SoC)的底層系統架構。從一開(kāi)始便旨在充分利用新的開(kāi)發(fā)、提取和效率現實(shí)條件（從字面的雙重含義理解），Layerscape架構的創(chuàng )建是為了讓程序員找到極為輕松的方式“釋放”每一塊芯片的性能。該架構延伸了當前向多核芯片設計發(fā)展的趨勢（包含同構和異構），以獲得性能最大化，同時(shí)也可以提取足夠的復雜硬件，以便讓軟件開(kāi)發(fā)變得高效、可維護、靈巧、快速和相對簡(jiǎn)潔。簡(jiǎn)而言之，Layerscape架構可以實(shí)現手寫(xiě)匯編語(yǔ)言代碼的性能和效率與高等級語(yǔ)言易用性和現代代碼可維護性之間的平衡。 Layerscape架構可以視為QorIQ P和T系列內數據路徑加速架構(DPAA)的演進(jìn)——這是一種由多個(gè)CPU內核與加速器本身支持網(wǎng)絡(luò )接口和加速器的基礎設施。 
圖1. 所有LS系列芯片都采用邏輯方式（盡管并非總是從物理角度）被劃分為三個(gè)層次。最高層包括任意類(lèi)型的處理器，例如基于Power Architecture或者ARM技術(shù)的處理器。向下一層可以通過(guò)緩沖區、隊列和API訪(fǎng)問(wèn)，能夠提取實(shí)施項目的詳細信息。 Layerscape架構可以擴充DPAA，在ISO網(wǎng)絡(luò )模型的獨立層中單獨地適當加速，這取決特定的芯片。有些芯片（例如）可以處理軟件壓縮，而其他芯片擁有專(zhuān)用的硬件加速器。無(wú)論采用哪種方式，功能對程序員都是透明的，這讓一個(gè)芯片的實(shí)施切換到另一個(gè)芯片的實(shí)施變得簡(jiǎn)單直接，無(wú)需修改代碼。結構化編程接口會(huì )包含壓縮（在這個(gè)例子中），這樣代碼既不會(huì )調用它，也不會(huì )被它所調用，需要了解壓縮實(shí)際上是如何應用的。再次重申，提取可以保存效率與性能，也可以保持開(kāi)發(fā)人員的理智。 在QorIQ LS系列中，每一個(gè)通信處理器按照邏輯方式劃分為三層，如圖1所示。通用處理層(GPPL)、加速包處理層(APPL)和快遞包(express packet)輸入/輸出層(EPIL)分別粗略地代表了標準ISO模型的高、中和低層。無(wú)論芯片是否采用物理方式進(jìn)行如此劃分無(wú)關(guān)緊要；程序員認同這種方式，這與單個(gè)芯片如何進(jìn)行分配無(wú)關(guān)。 在最底層，快遞包I/O層（圖1，褐色部分）提供支持L2+轉換功能的所有網(wǎng)絡(luò )接口之間真正具有決定性的線(xiàn)速性能，并且包含芯片的網(wǎng)絡(luò )數據報接口（例如Ethernet、Interlaken、Serial RapidIO、HiGig和PCI Express）。重要但不相關(guān)的接口（例如USB或者SATA）將不會(huì )屬于這個(gè)接口層的組成部分，但會(huì )成為芯片“系統接口”模塊的一部分，如圖左側所示（圖1）。盡管?chē)栏駚?lái)說(shuō)，PCI Express并不是網(wǎng)絡(luò )接口，它通常用作為堆棧中刀片之間的接口，因此也包括在此處。 中間層（圖1藍色顯示區塊）包含芯片的包處理元素，它們或者是硬接線(xiàn)加速器、可編程引擎或者二者的組合。APPL可以通過(guò)傳統順序、同步、完整運行的模型提供客戶(hù)定義的、自主和附加值功能，通過(guò)嵌入式C語(yǔ)言結構化編程實(shí)現完全可編程。再次重申，這些元素可以通過(guò)定義明確的接口與通用處理器進(jìn)行通信，采用保留極具價(jià)值的開(kāi)發(fā)人員代碼的方式，提取它們（和處理器的）執行的詳細信息。 通用式處理器（圖1，綠色顯示區塊）顯而易見(jiàn)是屬于通用性質(zhì)，并且面向用戶(hù)/開(kāi)發(fā)人員免費提供，用于他們的操作系統、應用、高水平代碼和其他附加值、功能。與Layerscape架構的提取、效率和硬件獨立性的價(jià)值保持一致，這一層可以同時(shí)支持Power Architecture和ARM內核。一個(gè)人人皆知的事實(shí)是，Power Architecture技術(shù)通常采用二進(jìn)位字節順序，而ARM技術(shù)通常屬于小端字節順序，然而Layerscape架構可以輕松地支持這兩種技術(shù)。 顯而易見(jiàn)，模塊化硬件架構適用于眾多不同的芯片配置，而且是橫跨平臺配置一致化軟件的單一架構。模塊化和靈活的硬件框架包括獨立可擴展的層次，可以實(shí)現QorIQ產(chǎn)品組合的性能和電源效率最大化。如上所述，這些配置甚至包括不同指令集系列的通用型處理器，因此允許開(kāi)發(fā)人員充分利用不同的代碼庫。Layerscape架構的模塊性向上升級和向下降級——有時(shí)是在相同的物理套接字內——同時(shí)可以保留客戶(hù)的代碼。 例如，一次極為基礎的芯片實(shí)現可能只包括低水平接口（例如以太網(wǎng)）和高水平通用式處理器（即ARM或者Power Architecture內核），之間沒(méi)有任何中介加速器。在這種情況下，EPIL層會(huì )對幀隊列執行包解析、分類(lèi)和分配（不會(huì )顯示）。然后通用式CPU（或者可能為多個(gè)CPU）會(huì )消耗隊列的這些數據包。 在多個(gè)以太網(wǎng)端口內擴展這一理念，利用Layerscape架構內置“鏈路聚合”(link aggregation)功能，同樣的芯片可以作為第2層交換機。預分配容量更加充分的芯片可能在中間APPL包括硬件，以便實(shí)現顆粒度級的數據包分類(lèi)、IPsec、SSL、LRO/TSO和其他高級聯(lián)機卸載。與此類(lèi)似，低水平EPIL可能會(huì )識別確定的數據包類(lèi)型，并且直接將它們傳送至中間APPL的相關(guān)加速器，完全繞開(kāi)通用式處理器。 該解決方案的基礎在于其軟件允許程序員快速且輕松地利用架構的能力。這款解決方案首先從優(yōu)化的網(wǎng)絡(luò )庫入手，實(shí)現硬件加速功能（例如IPSec、深度包檢測、IP轉發(fā)、NAT/FW等），允許嵌入式開(kāi)發(fā)人員專(zhuān)注于增值軟件的開(kāi)發(fā)，而無(wú)需進(jìn)行性能調優(yōu)。定義清晰的數據路徑和控制API都是許多網(wǎng)絡(luò )應用的標準配置，可以采用命令性C語(yǔ)言編程模型針對定制化應用輕松實(shí)現擴展。除此之外，軟件框架可以提供標準服務(wù)（例如調試和配置、資源管理、虛擬化和初始化），以便確保易用性。最后，可以提供關(guān)鍵應用（例如軟件定義網(wǎng)絡(luò )、有線(xiàn)傳輸和回程、TCP終止和路由選擇）的參考實(shí)現，這不僅可以降低您的研發(fā)投資成本，而且還能夠加速上市時(shí)間。 總結 Layerscape架構將如今性能最強的通信處理器與全世界都在采用的相似的模塊化、高水平編程模型相互結合。這無(wú)需硬件工程設計的高等級別，便可輕松獲得高級通信引擎。更加重要的是，它不需要重新學(xué)習每個(gè)芯片實(shí)現的詳細細節，可以作一代QorIQ LS系列器件由其后繼產(chǎn)品直接取代。界限分明和定義清晰的編程模型可以在芯片之間、代代之間保存下來(lái)，這是基于開(kāi)發(fā)人員的工作構建形成，而非將其視為硬件實(shí)現變更任務(wù)棄之不用。簡(jiǎn)而言之，Layerscape架構將開(kāi)發(fā)團隊最為重要和最具價(jià)值的方面保留了下來(lái)：即它獨具特色的軟件。再次重申，適當的硬件才是釋放軟件潛力的關(guān)鍵所在。 |
