|
Altera公司今天宣布，Stratix V FPGA的Interlaken知識產(chǎn)權(IP)內核實(shí)現了與Cavium OCTEON多核處理器的互操作。這一成功的工作保證了芯片至芯片前端互聯(lián)，更方便OEM做出器件選擇決定。 Cavium的解決方案和服務(wù)總監John Bromhead評論說(shuō)：“Altera靈活的Interlaken IP使我們能夠迅速實(shí)現產(chǎn)品之間的互操作。利用這一解決方案，我們的客戶(hù)更有信心采用Altera FPGA和Cavium OCTEON處理器進(jìn)行開(kāi)發(fā)，這些器件將無(wú)縫工作在一起。簡(jiǎn)單方便的互操作性也幫助客戶(hù)滿(mǎn)足了嚴格的產(chǎn)品及時(shí)面市要求�！� Altera Interlaken IP內核能夠大吞吐量工作在峰值負荷下，支持實(shí)現高性能。其特性包括： • 20多個(gè)參數和設置，非常靈活的調整系統性能，而且性能可擴展，支持互操作。 • 數據速率和通路達到12.5G和x24通路 • 提供標準和可定制Interlaken IP內核 • 可交付全集成IP，包括MAC、PCS和PMA層。 • 兼容Interlaken協(xié)議定義v1.2 Altera產(chǎn)品營(yíng)銷(xiāo)總監Alex Grbic評論說(shuō)：“我們靈活的Interlaken IP內核使得市場(chǎng)上的各種SoC、ASSP和ASIC器件接口能夠立刻使用Altera FPGA。演示與Cavium OCTEON器件的互操作表明，我們提供了高質(zhì)量的Interlaken IP，而且實(shí)現了我們對解決方案的承諾�！� Altera Interlaken IP內核非常適合用于接入、骨干以太網(wǎng)和數據中心應用的多太比特路由器和交換機，這些應用要求IP可配置，以?xún)?yōu)化實(shí)現各種流量指標，并能夠擴展到下一代平臺。Interlaken IP包括Altera技術(shù)領(lǐng)先的收發(fā)器(PMA)、PCS和MAC層。PCS層在Stratix V和Arria® V FPGA中得到了增強，從而幫助客戶(hù)節省了30%到50%的FPGA邏輯資源。Interlaken IP不但節省了資源，還通過(guò)了大量的仿真驗證，能夠可靠的工作在內部和客戶(hù)平臺上。 供貨信息 現在可以提供Altera Interlaken IP內核。關(guān)于更深入的問(wèn)題以及許可信息，請聯(lián)系您當地的Altera銷(xiāo)售代表，或者發(fā)送電子郵件給interlaken@altera.com。 Cavium提供Cavium OCTEON處理器。關(guān)于Cavium OCTEON處理器的詳細信息，請訪(fǎng)問(wèn)：http://www.cavium.com/OCTEON_MIPS64.html。 |
