高速印制電路板的設計及布線(xiàn)要點(diǎn)

摘要 主要討論了高速電路板的典型結構和設計的布線(xiàn)要點(diǎn)，為設計者提供了一套實(shí)用的參考資料，使設計滿(mǎn)足實(shí)際生產(chǎn)工藝要求。

1 引言

無(wú)線(xiàn)網(wǎng)絡(luò )、衛星通訊的日益發(fā)展，信息產(chǎn)品走向高速與高頻化， 電子設備的設計趨勢也向高頻化發(fā)展，衛星系統、移動(dòng)電話(huà)接收基站等通信產(chǎn)品都必須用到高頻PCB來(lái)支撐整個(gè)設備系統。怎樣利用PCB的布線(xiàn)來(lái)保證整個(gè)高頻系統實(shí)施是設計關(guān)鍵。目前約50％ 的設計的時(shí)鐘頻率超過(guò)50MHz，將近20％ 的設計主頻超過(guò)120MHz。當系統工作在50MHz時(shí)，將產(chǎn)生傳輸線(xiàn)效應和信號完整性問(wèn)題，當系統工作時(shí)鐘達到120MHz時(shí)，除非使用高速電路設計技術(shù)，否則基于傳統方法設計的PCB將無(wú)法滿(mǎn)足系統穩定工作的要求，達不到系統的可靠性。

1.1 印制電路板的高頻基板材料

1.1.1 高頻基板材料的基本特性  

高頻基板材料的介電常數(Dk)，必須小而且很穩定，通常是越小越好，信號的傳送速率與材料介電常數的平方根成反比，高介電常數容易造成信號傳輸延遲；介質(zhì)損耗(Df)必須小，這主要影響到信號傳送的品質(zhì)，介質(zhì)損耗越小使信號損耗也越��；基板與銅箔的熱膨脹系數盡量一致，因為不一致會(huì )在冷熱變化中造成銅箔分離；基板的吸水性要低、吸水性高就會(huì )在受潮時(shí)影響介電常數與介質(zhì)損耗；其它耐熱性、抗化學(xué)性、沖擊強度、剝離強度等也必須良好。

1.1.2 三種高頻基板物性

現階段所使用的環(huán)氧樹(shù)脂、PPO樹(shù)脂和氟系樹(shù)脂這三大類(lèi)高頻基板材料，以環(huán)氧樹(shù)脂成本最便宜，而氟系樹(shù)脂最昂貴：而以介電常數、介質(zhì)損耗、吸水率和頻率特性考慮，氟系樹(shù)脂最佳，環(huán)氧樹(shù)脂較差。當產(chǎn)品應用的頻率高過(guò)10GHz時(shí)，只有氟系樹(shù)脂印制板才能適用。

表1表示三種高頻基板物性比較表，氟系樹(shù)脂高頻基板性能遠高于其它基板，但其不足之處除成本高外是剛性差及熱膨脹系數較大。對于聚四氟乙烯(PTFE)而言，為改善性能用大量無(wú)機物(如二氧化硅SiO2)或玻纖布作增強填充材料，來(lái)提高基材剛性及降低其熱膨脹性。另外因聚四氟乙烯樹(shù)脂本身的分子惰性，造成不容易與銅箔結合性差，因此更需與銅箔結合面的特殊表面處理。處理方法上有聚四氟乙烯表面進(jìn)行化學(xué)蝕刻或等離子體蝕刻，增加表面粗糙度和活性或者在銅箔與聚四氟乙烯樹(shù)脂之間增加一層粘合膜層提高結合力，但可能對介質(zhì)性能有影響。

2 高速印制電路板的設計要點(diǎn)

2.1 避免高速電路的傳輸效應

2.1.1 高速電路的傳輸效應
   
通常認為如果數字邏輯電路的頻率達到或者超過(guò)45MHz-50MHz，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統一定的份量(比如說(shuō)1/3),就稱(chēng)為高速電路。實(shí)際上，信號邊沿的諧波頻率比信號本身的頻率高，是信號快速變化的上升沿與下降沿(或稱(chēng)信號的跳變)引發(fā)了信號傳輸的非預期結果。因此，通常規定如果線(xiàn)傳播延時(shí)大于1/2數字信號驅動(dòng)端的上升時(shí)間， 則認為此類(lèi)信號是高速信號并產(chǎn)生傳輸線(xiàn)效應。因此必須避免傳輸線(xiàn)效應，防止原邏輯電路信號被疊加或相抵消而改變。

2.1.2 嚴格控制關(guān)鍵網(wǎng)線(xiàn)的走線(xiàn)長(cháng)度
   
如果設計中有高速跳變的前后沿時(shí)間,就必須考慮到在PCB板上存在傳輸線(xiàn)效應的問(wèn)題�，F在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問(wèn)題。解決這個(gè)問(wèn)題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設計，工作頻率小于10MHz.布線(xiàn)長(cháng)度應不大于7英寸。工作頻率在50MHz布線(xiàn)長(cháng)度應不大于1.5英寸。如果工作頻率達到或超過(guò)75MHz布線(xiàn)長(cháng)度應在1英寸。對于GaAs芯片最大的布線(xiàn)長(cháng)度應為0.3英寸。如果超過(guò)這個(gè)標準，就存在傳輸線(xiàn)的問(wèn)題。

2.1.3 合理規劃走線(xiàn)的拓撲結構
   
解決傳輸線(xiàn)效應的另一個(gè)方法是選擇正確的布線(xiàn)路徑和終端拓撲結構。走線(xiàn)的拓撲結構是指一根網(wǎng)線(xiàn)的布線(xiàn)順序及布線(xiàn)結構。當使用高速邏輯器件時(shí)，除非走線(xiàn)分支長(cháng)度保持很短.否則邊沿快速變化的信號將被信號主干走線(xiàn)上的分支走線(xiàn)所扭曲。通常情形下，PCB走線(xiàn)采用兩種基本拓撲結構，即菊花鏈(daisychain)布線(xiàn)和星形(star)分布。    對于菊花鏈布線(xiàn)，布線(xiàn)從驅動(dòng)端開(kāi)始，依次到達各接收端。如果使用串聯(lián)電阻來(lái)改變信號特性，串聯(lián)電阻的位置應該緊靠驅動(dòng)端。在控制走線(xiàn)的高次諧波干擾方面，菊花鏈走線(xiàn)效果最好 但這種走線(xiàn)方式布通率最低，不容易100％布通。在實(shí)際設計中，我們是使菊花鏈布線(xiàn)中分支長(cháng)度盡可能短，安全的長(cháng)度值應該是：Stub Delay <= Trt*0.1。例如，高速TTL電路中的分支端長(cháng)度應小于1.5英寸 這種拓撲結構占用的布線(xiàn)空間較小并可用單一電阻匹配終結。但是這種走線(xiàn)結構使得在不同的信號接收端信號的接收是不同步的。
   
　　對于星形拓撲結構，布線(xiàn)從驅動(dòng)端開(kāi)始.平行到達各接受端，可以有效的避免時(shí)鐘信號的不同步問(wèn)題。2.1.4 抑止電磁干擾解決信號完整性問(wèn)題將改善PCB板的電磁兼容性(EMC)  ，其中非常重要的是保證PCB板有很好的接地。對復雜的設計采用一個(gè)信號層配一個(gè)地線(xiàn)層是十分有效的方法。此外，使電路扳的最外層信號的密度最小也是減少電碰輻射的好方法，這種方法可采用“表面積層”技術(shù)“Build-up”設計制作PCB來(lái)實(shí)現。表面積層通過(guò)在普通工藝PCB上增加薄絕緣層和用于貫穿這些層的微孔的組合來(lái)實(shí)現，電阻和電容可埋在表層下，單位面積上的走線(xiàn)密度會(huì )增加近一倍，因而可降低PCB的體積。另外還可以利用嚴格的阻抗和疊層設計來(lái)控制線(xiàn)寬、線(xiàn)間距。減少信號傳輸線(xiàn)帶來(lái)的效應。

2.2 高速印制電路板的布線(xiàn)設計要點(diǎn)

2.2.1 多層布線(xiàn)
   
　　一個(gè)好的疊層結構是對大多數信號整體性問(wèn)題和EMC問(wèn)題的最好防范措施，而高速電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)的必需，也是降低干擾的有效手段。有資料顯示同種材料時(shí)四層板要比雙面板的噪聲低20dB。高速信號的布線(xiàn)麻應安排在同一對信號層內；除非遇到因SMT器件的連接而不得不違反這一原則。一種信號的所有走線(xiàn)都應有共同的返回路徑(即地線(xiàn)層)。
   
　　相鄰布線(xiàn)的兩個(gè)信號層看成一對，元件驅動(dòng)和接收信號的接地連接最好能夠直接連接到與信號布線(xiàn)層相鄰的層面。表層布線(xiàn)寬度按英寸計，應小于按納秒計的驅動(dòng)器上升時(shí)間的三分之一(例如： 高速TTL的布線(xiàn)寬度為1英寸)。如果是多電源供電，在各個(gè)電源金屬線(xiàn)之間必須鋪設地線(xiàn)層使它們隔開(kāi)。不能形成電容，以免導致電源之問(wèn)的AC耦合。
   
　　高速模擬器件對數字噪音比較敏感，因此在兼具模擬和數字功能的印制電路板上，電源層通常是分離的，使用分離的電源層時(shí)，務(wù)必注意不要將數字電路的電源層和模擬電路的電源層重疊在一起。模擬和數字電源層的分離用于隔離彼此之間的電流，一旦出現電源層的重疊，就將造成電容的耦合，從而失去隔離的作用。

2.2.2 引線(xiàn)
   
　　高速印制電路板上的引線(xiàn)盡量用直線(xiàn)， 需要轉折可采用45°折線(xiàn)或圓弧轉折，可減少高頻信號對外的發(fā)射和相互之間的耦合。
   
　　高頻電路器件的管腳間引線(xiàn)越短越好，引線(xiàn)越長(cháng)，帶來(lái)的分布電感和電容值越大，會(huì )影響系統的高頻信號的傳輸，同時(shí)也會(huì )改變電路的特性阻抗，導致系統發(fā)生反射、震蕩等。
   
　　注意避免高速電路信號線(xiàn)的平行走線(xiàn)，而造成的“交叉干擾”，若無(wú)法避免，可在平行信號線(xiàn)的反面布置大面積“地”來(lái)大幅度減少干擾 在相鄰的兩個(gè)層，走線(xiàn)方向一定取為互相垂直。
   
　　各類(lèi)信號線(xiàn)不能形成環(huán)路，如果產(chǎn)生環(huán)路電路，將在系統中產(chǎn)生很大的干擾。高速信號布線(xiàn)應盡量避免分枝或形成樹(shù)樁，而導致的信號反射和過(guò)沖。采用菊花鏈布線(xiàn)可有效避免環(huán)路的形成，降低對信號的影響。對雙面板而言，電源線(xiàn)靠近信號線(xiàn)。

2.2.3 布置旁路電容
   
　　所有的系統都會(huì )遇到噪音問(wèn)題. 電源層單獨無(wú)法消除線(xiàn)路噪音，每個(gè)集成電路塊的附近應設置一個(gè)或幾個(gè)高頻去耦電容。通常情況下1uF-10uF 電容放置在印制電路板的電源輸入 ，而0.01-0.1uF電容則放置在印制電路板的每個(gè)有源器件的電源引腳和接地引腳上。這里旁路電容充當的是濾波器的角色.大電容(≈ 1OuF)放置在印制電路板的電源輸入上,用以濾波通常由電路板外產(chǎn)生的較低頻信號(比如60Hz線(xiàn)路頻率)。印制電路板上有源器件產(chǎn)生的噪音諧波范圍在100MHz以上。每個(gè)芯片上放置的旁路電容(0.1uF)通常比印制電路板間的電容小得多。

2.2.4 過(guò)孔設計
   
　　高速印制電路板上元件連接過(guò)程中所用到的鍍通孔越少越好，據測，一個(gè)鍍通孔可帶來(lái)約0.5pF的分布電容，導致電路的延時(shí)明顯增加。

　　鍍通孔的設計應注意以下幾點(diǎn)：選擇合理尺寸的鍍通孔.如從4層到10層的電路板常選擇10mil/20mii(鉆孔/焊盤(pán))或16mil/30mil的鍍通孔較好，對于高密度的小尺寸的電路板可使用8mil/18mil的鍍通孔。對于電源或地線(xiàn)的鍍通孔則可以考慮使用較大尺寸，以減少阻抗。
   
　　根據上圖公式可得，印制電路板的厚度越小可減少鍍通孔的寄生電容，減少對信號的不利影響 信號線(xiàn)盡量走同一層，減少鍍通孔。
   
　　電源和地的管腳要就近放置鍍通孔，而鍍通孔與管腳間的引線(xiàn)越短越好，以減少電感的產(chǎn)生 在信號換層的鍍通孔附近放置一些接地的鍍通孔，為信號提供最近的回路。

　　表2 旁路電容類(lèi)型

3 總結
   
　　隨著(zhù)科技的發(fā)展，高頻電路在電子產(chǎn)品中使用也越趨頻繁，根據不同的需要，利用各種軟件對高速印制電路板進(jìn)行設計及布線(xiàn)，這里針對其中的主要注意事項，作了分析說(shuō)明，為實(shí)現高速系統提供了理論與實(shí)施的可能性。根據實(shí)際情況與相關(guān)標準規范，結合使用工藝要求.另外還要考慮成本耗材，從整體上考慮，才可設計出經(jīng)濟實(shí)用的高速印制電路板。