|
作者：馮華亮/Brighton Feng---Communication Infrastructure，TI公司 摘要 HyperLink 為兩個(gè) KeyStone 架構 DSP 之間提供了一種高速，低延遲，引腳數量少的通信接口。HyperLink 的用戶(hù)手冊已經(jīng)詳細的對其進(jìn)行了描述。本文主要是為 HyperLink 的編程提供了一些額外的補充信息。 同時(shí)本文還討論了 HyperLink 的性能，提供了在各種操作條件下的性能測試數據。對影響HyperLink 性能的一些參數進(jìn)行了討論。 文章的最后附上對應本文的應用代碼。 1、HyperLink 介紹 HyperLink 為兩片 DSP 之間提供一種高速、低延遲，引腳數少的通信連接接口。 HyperLink 的設計速度最高速率支持 12.5Gbps，目前在大部分的 KeyStone DSPs 上, 由于受限于 SerDes 和板級布線(xiàn)，速度接近為 10Gbps 。HyperLink 是 TI 專(zhuān)有的外設接口。相對于用于高速 Serdes 接口的傳統的 8b10b 編碼方式，HyperLink 減少了編碼冗余，編碼方式等效于 8b9b。單片 DSP 為 HyperLink 提供 4 個(gè) SerDes 通道，所以 10Gbps 的HyperLink 理論吞吐率為 10*4*(8/9)= 35.5Gbps= 4.44GB/s. HyperLink 使用了 PCIE 類(lèi)似的內存映射機制，但它為多核 DSP 提供了一些更靈活的特性。本文將會(huì )使用幾個(gè)范例來(lái)詳細解釋這一點(diǎn)。 本文還討論了 HyperLink 的性能，提供了在各種操作條件下的性能測試數據。對影響HyperLink 性能的一些因素進(jìn)行了討論。 下載全文： 
HyperLink 編程和性能考量.pdf
(1.61 MB)
|
