|
隨著(zhù)無(wú)線(xiàn)通信技術(shù)的不斷成熟和應用，各種各樣的智能化和網(wǎng)絡(luò )化的無(wú)線(xiàn)通信產(chǎn)品不斷涌現，無(wú)線(xiàn)網(wǎng)絡(luò )產(chǎn)品也得到飛速發(fā)展。無(wú)線(xiàn)網(wǎng)絡(luò )接口卡收發(fā)器作為無(wú)線(xiàn)網(wǎng)絡(luò )的重要組成部分，為可靠的無(wú)線(xiàn)傳輸提供重要的硬件接口及物理層和數據鏈路層的協(xié)議支撐。 本文詳細分析10Mbps無(wú)線(xiàn)網(wǎng)絡(luò )接口卡的核心——收發(fā)器的設計過(guò)程中的問(wèn)題，提出無(wú)線(xiàn)網(wǎng)絡(luò )接口卡NIC實(shí)現方案，并對其核心的發(fā)送和接收模塊電路作出分析和探討。 1 無(wú)線(xiàn)NIC總體實(shí)現方案 無(wú)線(xiàn)NIC的基本結構如圖1。它主要由三部分組成，即數據鏈路控制器、Manchester代碼轉換器和無(wú)線(xiàn)收發(fā)電視。鏈路控制器采用DP8390，以實(shí)現數據層路層協(xié)議的控制 ，NIC中設計了8K×2bits的RAM作為網(wǎng)卡的緩沖區，以提高系統的執行速度。系統采用PCI總線(xiàn)與主機相連[1]。為了與以太網(wǎng)卡兼容，設計中增加了PROM自舉電路模塊[2]。 內部硬件基本模塊如圖2。它主要由無(wú)線(xiàn)收發(fā)模塊、編碼轉換模塊、接收處理模塊、發(fā)送處理模塊、DMA控制模塊、串并轉換模塊等組成。系統時(shí)鐘統一采用10MHz方波發(fā)生器的時(shí)鐘[3-4]，以進(jìn)行數據幀的同步。 2 收發(fā)器模塊設計 2.1 發(fā)送模塊設計 發(fā)送模塊通過(guò)DMA方式讀取RAM中的數據并將數據交給無(wú)線(xiàn)發(fā)送模塊進(jìn)行發(fā)送[5]，其工作過(guò)程如圖3。網(wǎng)卡向無(wú)線(xiàn)網(wǎng)絡(luò )發(fā)送數據過(guò)程如下： （1）NIC初始化。計算機對NIC中各寄存器的讀寫(xiě)是利用主機的I/O方式，網(wǎng)卡的基地址一般為300H。初始化NIC實(shí)際上是利用OUT指令對NIC中有關(guān)的寄存器寫(xiě)控制字。 （2）微機與網(wǎng)卡中緩沖RAM交換數據是使用NIC遠程DMA模式。開(kāi)動(dòng)遠程DMA后，微機不斷讀寫(xiě)網(wǎng)卡的數據端口，就能成功地執行遠程DMA過(guò)程，完成微機與網(wǎng)卡中緩沖RAM的數據交換。 （3）緩沖RAM收發(fā)網(wǎng)上的數據使用NIC的本地DMA模式。當初始化過(guò)程后，網(wǎng)卡處在接收狀態(tài)，一旦接收網(wǎng)上來(lái)的數據，就自動(dòng)執行本地DMA過(guò)程，對緩沖RAM進(jìn)行本地DMA寫(xiě)。 發(fā)送電路模塊的設計原理圖如圖4。發(fā)送模塊主要由10MHz標準方波發(fā)生器、一個(gè)D觸發(fā)器、4034并/串雙向移位寄存器、一個(gè)4040計數器和兩個(gè)雙端與門(mén)。 10MHz標準方波發(fā)生器用于產(chǎn)生10MHz標準方波，提供發(fā)送數據的時(shí)鐘信息。4040用于發(fā)送位計數。在發(fā)送完一個(gè)字節后，4040用其Q3送出完成信號，在D觸發(fā)器中鎖存，即生成字節轉換完畢信號，允許送出下一字節；待接收到第二字節后，復位D觸發(fā)器，重復前述過(guò)程。4034在10MHz脈沖控制下，將數據總線(xiàn)上的并行數據轉換成1010MHz的串行數據發(fā)往曼徹斯特編碼器。 圖4中P1.7為計數器的初始復位信號線(xiàn)，由其在發(fā)送開(kāi)始、全部發(fā)送完成以及發(fā)送未完中斷后發(fā)出復位脈沖。發(fā)送未完中斷是用來(lái)處理發(fā)送過(guò)程中在同軸電纜上的沖突，此時(shí)將終止當前發(fā)送。D觸發(fā)器用來(lái)鎖存計數器4040的Q3輸出端狀態(tài)，告知CPU此時(shí)外設已準備就緒。 2.2 接收模塊設計 接收模塊由初始化模塊和接收中斷模塊兩部分組成。初始化模塊完成對NIC寄存器的初始化，并對網(wǎng)卡中斷INT3和DMA參數進(jìn)行初始化，等待中斷。 當網(wǎng)絡(luò )有數據需要接收時(shí)，引發(fā)網(wǎng)卡中斷INT3，接收處理模塊通過(guò)DMA與RAM進(jìn)行數據傳送。這種不需要CPU干預的、成批量的數據傳送，可以極大地提高數據的接收速度。 接收處理模塊完成數據幀的處理（主要是以太幀），判斷是控制幀還是數據幀，并進(jìn)行幀的校驗，利用串并轉換模塊轉換成并行數據[6]。主要功能如下： （1）遠程DMA讀過(guò)程設置在微機的中斷子程序中，本地DMA寫(xiě)完成后，中斷微機主程序，執行遠程DMA，完成微機接收數據過(guò)程。微機發(fā)送過(guò)程是由微機一方先執行遠程DMA寫(xiě)，然后執行本地DMA讀。 （2）如果是發(fā)送數據，則發(fā)送模塊完成與接收模塊相反的過(guò)程。不過(guò)，發(fā)送時(shí)還要判斷能束發(fā)送，即用改進(jìn)沖突檢測方式進(jìn)行沖突檢測。由于無(wú)線(xiàn)傳輸無(wú)法進(jìn)行載波偵聽(tīng)，只能利用接收方是否忙判斷線(xiàn)路狀態(tài)，用軟件實(shí)現。接收處理模塊的執行過(guò)程如圖5。 2.3 編碼轉換、計部件與時(shí)鐘 編碼轉換環(huán)節主要用于將接收來(lái)的信號通過(guò)曼徹斯特編碼器DP8391進(jìn)行解碼，產(chǎn)生相應的數據流，并進(jìn)行同步的幀頭與校驗判斷，進(jìn)行鎖存，產(chǎn)生10MHz串行位流，并將之轉換成并行數據字節流，交給接收模塊，送入緩沖區。在發(fā)送時(shí)，其過(guò)程與接收過(guò)程相反。編碼器與計數器配合使用，對發(fā)送和接收到的數據進(jìn)行計數。 2.3.1 編碼轉換 編碼模塊連接DP8391，其主要包括4034串/并雙向移位寄存器、373三態(tài)鎖存器、兩片4040計數器、兩片244三態(tài)緩沖器及一片D觸發(fā)器，其硬件原理圖如圖6所示。 4034作為串/并轉換器件，其輸入信號取自DP8391RXD端，373用于轉換之后的并行數據的緩沖與鎖存，然后將它們送至數據總線(xiàn)上。4034時(shí)鐘信號來(lái)自DP8391的RXC端，另外用一片4040對輸入數據位進(jìn)行計數，取完8bit后，其Q3腳輸出一脈沖給D觸發(fā)器和字節計數器4040a，D觸發(fā)器收到信號后則發(fā)出READY2信號，告知其一字節轉換完成，可從373上取走數據。在取走數據后，通過(guò)D觸發(fā)器異步復位端復位觸發(fā)器狀態(tài)。 2.3.2 計數器部件 接收計數器是對接收到的數據字節進(jìn)行計數，它主要由4040a實(shí)現，其輸入是4040的Q3，輸出則通過(guò)兩片244接入數據總線(xiàn)，不破壞總線(xiàn)上的其他數據。一個(gè)計數器實(shí)現數據幀的提取，形成一個(gè)完整的字節。另一個(gè)計數器用于對接收的字符個(gè)數進(jìn)行計數。 2.3.3 恢復時(shí)鐘 恢復時(shí)鐘REC功能用一個(gè)片內鎖相環(huán)完成�；謴蜁r(shí)鐘用來(lái)監測串行數據輸入信號的完整性。如果接收到的串行數據不符合頻率要求，電路將強行鎖定局部參考時(shí)鐘INT，使系統在數據或原鎖定丟失時(shí)仍能得到正確的恢復時(shí)鐘頻率。如果這個(gè)恢復時(shí)鐘頻率與局部參考時(shí)鐘頻率的偏離量大于50ppm，將通知鎖定輸出，同時(shí)電路將作出反應并努力將輸入數據流拉回到鎖定數據中。 無(wú)線(xiàn)網(wǎng)絡(luò )在許多場(chǎng)合作為有線(xiàn)網(wǎng)絡(luò )的替代，如野外聯(lián)網(wǎng)作業(yè)及只需短期臨時(shí)的通信場(chǎng)合，都有很好的應用前景。本課題設計的無(wú)線(xiàn)網(wǎng)卡，能有效地應用于無(wú)線(xiàn)網(wǎng)絡(luò )。 本無(wú)線(xiàn)網(wǎng)卡，對于網(wǎng)絡(luò )終端的快速移動(dòng)產(chǎn)生的網(wǎng)絡(luò )信號接入與識別的誤碼率還比較高，有待于進(jìn)一步解決；對于靜止的終端，其通信速度較快、誤碼率很低。 |
