CMOS觸發(fā)器在CP邊沿的工作特性研究

發(fā)布時(shí)間:2010-6-18 17:17    發(fā)布者:zealot
關(guān)鍵詞: CMOS , CP邊沿 , 觸發(fā)器
對時(shí)鐘脈沖(簡(jiǎn)稱(chēng)CP)邊沿時(shí)間的要求,是觸發(fā)器品質(zhì)評價(jià)的重要指標之一。觸發(fā)器只有在CP邊沿陡峭(短的邊沿時(shí)間)的條件下工作,才能保證其可靠性。文獻[1]指出,CMOS電路的基本觸發(fā)單元是由傳輸門(mén)和或非門(mén)組成的主從結構,輸入的數據由傳輸門(mén)引導,因此,對時(shí)鐘脈沖的上升時(shí)間和下降時(shí)間就有一定的要求。但文獻對CMOS觸發(fā)器在CP邊沿的工作模式?jīng)]有進(jìn)行深人研究,留下了兩個(gè)有待探索的問(wèn)題:一是CP邊沿時(shí)間過(guò)長(cháng),觸發(fā)器會(huì )出現什么異,F象及為什么會(huì )出現這種現象;二是為保證觸發(fā)器正常工作,CP邊沿時(shí)間不能超過(guò)多少,它與觸發(fā)器參數的關(guān)系及計算與測量方法。這些問(wèn)題的回答都依賴(lài)于觸發(fā)器在CP邊沿工作特性的研究。為此,采用標準CMOS CD4000系列、高速CMOS 74HC和74HCT系列中有關(guān)型號的觸發(fā)器為實(shí)驗樣品,觀(guān)察CP邊沿時(shí)間過(guò)長(cháng)時(shí)出現的異,F象,研究異,F象出現的原因,提出CMOS觸發(fā)器在CP邊沿工作的電路模型,探索觸發(fā)器正常工作時(shí)CP邊沿時(shí)間與觸發(fā)器參數的關(guān)系,從而使文獻的有關(guān)論述更加具體、深化、正確,這對CMOS觸發(fā)器的正確使用、研制和提高產(chǎn)品質(zhì)量都有一定的理論指導意義。

1 CMOS觸發(fā)器的結構與工作原理

CMOS D觸發(fā)器足主-從結構形式的一種邊沿觸發(fā)器,CMOS T型觸發(fā)器、JK觸發(fā)器、計數單元、移位單元和各種時(shí)序電路都由其組成,因此儀以CMOS D觸發(fā)器為例進(jìn)行說(shuō)明。

圖1是用CMOS傳輸門(mén)和反相器構成的D觸發(fā)器,反相器G1、G2和傳輸門(mén)TG1、TG2組成了主觸發(fā)器,反相器G3、G4和傳輸門(mén)TG3、TG4組成了從觸發(fā)器。TG1和TG3分別為主觸發(fā)器和從觸發(fā)器的輸入控制門(mén)。反相器G5、G6對時(shí)鐘輸入信號CP進(jìn)行反相及緩沖,其輸出CP和CP′作為傳輸門(mén)的控制信號。根據CMOS傳輸門(mén)的工作原理和圖中控制信號的極性標注可知,當傳輸門(mén)TG1、TG4導通時(shí),TG2、TG3截止;反之,當TG1、TG4截止時(shí),TG2、TG3導通。


當CP′=0,CP′=1時(shí),TG1導通,TG2截止,D端輸入信號送人主觸發(fā)器中,使Q′=D,Q′=D,但這時(shí)主觸發(fā)器尚未形成反饋連接,不能自行保持。Q′、Q′跟隨D端的狀態(tài)變化;同時(shí),由于TG3截止,TG4導通,所以從觸發(fā)器形成反饋連接,維持原狀態(tài)不變,而且它與主觸發(fā)器的聯(lián)系被TG3切斷。

當CP′的上升沿到達(即CP′跳變?yōu)?,CP′下降為0)時(shí),TG1截止,TG2導通,切斷了D信號的輸入,由于G1的輸入電容存儲效應,G1輸入端電壓不會(huì )立即消失,于是Q′、Q′在TG1截止前的狀態(tài)被保存下來(lái);同時(shí)由于TG3導通、TG4截止,主觸發(fā)器的狀態(tài)通過(guò)TG3和G3送到了輸出端,使Q=Q′=D(CP上升沿到達時(shí)D的狀態(tài)),而Q=Q′=D。

在CP′=1,CP′=0期間,Q=Q′=D,Q=Q′=D的狀態(tài)一直不會(huì )改變,直到CP′下降沿到達時(shí)(即CP′跳變?yōu)?,CP′跳變?yōu)?),TG2、TG3又截止,TG1、TG4又導通,主觸發(fā)器又開(kāi)始接收D端新數據,從觸發(fā)器維持已轉換后的狀態(tài)。

可見(jiàn),這種觸發(fā)器的動(dòng)作特點(diǎn)是輸出端的狀態(tài)轉換發(fā)生在CP′的上升沿,而且觸發(fā)器所保持的狀態(tài)僅僅取決于CP′上升沿到達時(shí)的輸入狀態(tài)。正因為觸發(fā)器輸出端狀態(tài)的轉換發(fā)生在CP′的上升沿(即CP的上升沿),所以這是一個(gè)CP上升沿觸發(fā)的邊沿觸發(fā)器,CP上升沿為有效觸發(fā)沿,或稱(chēng)CP上升沿為有效沿(下降沿為無(wú)效沿)。若將四個(gè)傳輸門(mén)的控制信號CP′和CP′極性都換成相反的狀態(tài),則CP下降沿為有效沿,而上升沿為無(wú)效沿。下面以CP上升沿為有效觸發(fā)沿進(jìn)行分析。

2 觸發(fā)器在CP邊沿的工作特性研究

2.1 觸發(fā)器在CP邊沿工作狀況的實(shí)驗觀(guān)察

把CMOS D觸發(fā)器CD4013接成計數工作方式(D端與Q端連接,即D=Q),工作電源電壓VDD=10V,由函數發(fā)生器DF1641D輸出的信號作為時(shí)鐘端輸入信號CP,用數字存儲示波器TDS1000(帶寬60MHz)同時(shí)觀(guān)察觸發(fā)器時(shí)鐘端和輸出端波形,如圖2所示,稱(chēng)之為工作波形圖。
圖2(a)所示是CP為頻率f=52kHz,幅度Um=10V的方波信號時(shí)所觀(guān)察到的工作波形圖(圖中上方是CP信號,下方為輸出信號,以下同)。由圖可見(jiàn),對應于每一CP信號有效沿(上升沿),輸出狀態(tài)翻轉一次,計數工作正常。將上述CP信號轉變?yōu)橥l率的三角波,它的上升沿和下降沿作為CP的上升沿和下降沿,則CP邊沿時(shí)間tr=tf≈9.6μs,這時(shí)工作波形如圖2(b)所示,可見(jiàn)輸出波形沒(méi)有發(fā)生變化,在對應于CP上升沿某一時(shí)刻,輸出狀態(tài)翻轉一次。


增大CP上升時(shí)間(調節信號頻率即可),在tr=tf≈11.8μs時(shí),工作波形如圖2(c)所示,輸出波形在CP上升沿出現了一次空翻,即從高電平翻轉為低電平,又從低電平翻轉為高電平的兩次翻轉。若將示波器時(shí)間坐標擴展20倍,該空翻波形如圖2(d)所示。

在調節CP上升時(shí)間使觸發(fā)器輸出波形由正常計數狀態(tài)向一次空翻變化時(shí),還出現了圖2(e)所示的過(guò)渡狀態(tài),這是在CP上升時(shí)間為tr≈10.2μs瞬間捕捉(采樣)到的工作波形圖。由圖可見(jiàn),對應于CP第1個(gè)和第4個(gè)上升沿輸出空翻一次,出現異,F象。而對于第2、3、5個(gè)CP上升沿,輸出只翻轉一次,屬正常工作狀態(tài)。

繼續增大CP上升時(shí)間,對應CP上升沿還會(huì )出現圖2(f)、圖2(g)所示的波形圖以及更多次空翻現象,事實(shí)上,輸出已出現振蕩現象。

在對其他CMOS觸發(fā)器如CD4027(JK觸發(fā)器)、高速CMOS觸發(fā)器74HC73(JK觸發(fā)器)、74HC74(D觸發(fā)器)、74HC107(JK觸發(fā)器)和74HCT107(JK觸發(fā)器)的實(shí)驗中,也出現了類(lèi)似的現象。即若CP邊沿時(shí)間過(guò)長(cháng),對應于CP有效沿,觸發(fā)器輸出狀態(tài)會(huì )出現振蕩現象,一次空翻只是一次振蕩而已,而在CP無(wú)效沿,輸出狀態(tài)不會(huì )出現異,F象。

2.2 傳輸門(mén)在CP邊沿的共同導通現象

CMOS傳輸門(mén)電路結構如圖3所示。它是由增強型NMOS管T1和PMOS管T2的源極和漏極分別相接而成,其連接處就是傳輸門(mén)的輸入端V1和輸出端V0,PMOS管襯底接工作電源電壓VDD,NMOS管襯底接地,電壓0伏,加在兩管柵極的是一對互補的控制信號C和C,它們的極性變換控制傳輸門(mén)輸入端與輸出端之間的導通與截止。


通常傳輸門(mén)中NMOS管開(kāi)啟電壓VTN和PMOS管的開(kāi)啟電壓VTP大小相等,即VTN=|VTP|=VT,且工作電源電壓VDD>VTN+|VTP|。當C=0,c=1時(shí),NMOS管和PMOS管的柵極和襯底之間電壓均為零,源極和漏極之間不存在導電溝道,兩管均截止,V1和V0之間是斷開(kāi)的。在C由0開(kāi)始上升的過(guò)程中,當它上升到NMOS管的開(kāi)啟電壓VTN時(shí),相應的C則要由高電平VDD下降同樣的幅度,即下降為VDD-|VTP|。這時(shí)NMOS管和PMOS管均開(kāi)始導通。所以圖1中TG2、TG3在CP′上升到VTN時(shí)便會(huì )開(kāi)始導通,盡管TG1、TG4所加的控制信號與TG2、TG3是反相的,但這時(shí)它們的NMOS管和PMOS管的柵極對襯底的電壓還在開(kāi)啟電壓之上(因為VDD>VTN+|VTP|),TG1、TG4還是處于導通狀態(tài),直到CP′上升到VDD-|VTP|(相應的CP′下降到VTN)時(shí),TG1、TG4才會(huì )截止?梢(jiàn)CP′上升過(guò)程中,存在TG1、TG4和TG2、TG3共同導通的工作狀態(tài),共同導通的時(shí)間是CP′由VTN上升到(VDD-|VTP|)所經(jīng)歷的時(shí)間。


對CP′下降過(guò)程作同樣分析可知,在CP′下降過(guò)程中,也會(huì )出現TG1、TG4和TG2、TG3共同導通的現象,共同導通的時(shí)間是CP′從(VDD-|VTP|)下降到VTN所經(jīng)歷的時(shí)間。

圖1中傳輸門(mén)TG1、TG4和TG2、TG3在CP上升時(shí)共同導通時(shí)間tonr可由圖4示意說(shuō)明。圖中CP是觸發(fā)器時(shí)鐘端輸入信號上升沿波形,設其為線(xiàn)性上升,上升時(shí)間為tr。CP′和CP′分別為在CP作用下,G5、G6輸出的折線(xiàn)近似波形,VTH是它們的閾值電壓,通常近似為電源電壓VDD的一半,即VTH≈1/2VDD。設反相器轉換區電壓大小為△V,由于它們的傳輸特性在閾值電壓處有非常陡峭的變化,所以在CP上升過(guò)程中,當它小于(VTH-0.5△V)時(shí),即未進(jìn)入轉換區時(shí),CP′、CP′幾乎不變。而CP電壓處在轉換區內,CP′和CP′均會(huì )急劇變化,當CP電壓上升到VTH+0.5△V以后,則CP′、CP′又幾乎不變。所以圖4中曲線(xiàn)CP′和CP′采用了折線(xiàn)近似,它們的轉折點(diǎn)分別為CP上升到VTH-0.5△V的t1時(shí)刻和上升到VTH+0.5△V的t2時(shí)刻,故CP′的下降時(shí)間和CP′的上升時(shí)間都等于CP在轉換區內所經(jīng)歷的時(shí)間 。
VTH和VTP表示傳輸門(mén)中NMOS管和PMOS管的開(kāi)啟電壓,由前面分析可知,CP上升過(guò)程中,TG1、TG4和TG2、TG3共同導通的時(shí)間是CP′由VTH升到(VDD-|VTP|)所經(jīng)歷的時(shí)間,也等于CP′由(VDD-|VTP|)下降到VTN的時(shí)間,故共同導通時(shí)間為tonr:


2.3 觸發(fā)器在CP邊沿的工作特性

2.3.1 在CP上升沿的工作特性

圖1中CP′=0,CP′=1時(shí),TG3斷開(kāi),TG4導通。若Q′=1,Q=0,則表示反相器G1中的PMOS管導通,而NMOS管截止;反相器G4中的PMOS管截止,NMOS管導通。采用MOS管的開(kāi)關(guān)等效電路,則主、從觸發(fā)器之間的等效電路如圖5所示。圖中和Ron(P)是G1中PMOS管的導通電阻,Ron(N)是G4中NMOS管的導通電阻,a、b點(diǎn)分別為G2、G3的輸入端,C2、C3是其輸入電容,RTG3、RTG4是傳輸門(mén)TG3、TG4的導通電阻,開(kāi)關(guān)K1、k4則表示其工作狀態(tài)。


文獻[3]表明,觸發(fā)器最簡(jiǎn)單的版圖布局結構選取所有器件有相同的寬長(cháng)比W/L,所以Ron(P)≈Ron(N)≈RTG3≈RTG4=R,C2≈C3=C,在CP′上升沿傳輸門(mén)共同導通時(shí)間階段tonr內,主、從觸發(fā)器間的等效電路如圖6所示。這是一個(gè)含有兩個(gè)同類(lèi)儲能元件的二階電路,固有頻率只可能是兩個(gè)不相等的負實(shí)根,電路的響應是欠阻尼的,利用拉普拉斯變換,可以求得a、b兩點(diǎn)電壓分別為:


式中T=RC是反相器G1~G4中MOS管的導通電阻與輸入電容的乘積。

可以畫(huà)出ua(t)和ub(t)的波形如圖7所示。式(3)和圖7(a)表明,在tonr期間,門(mén)G2的輸入電壓大于閾值電壓,且在邏輯1區,從而通過(guò)G2的輸出保證G1中PMOS管導通。式(4)和圖7(b)表明,G3的輸入電壓將趨向閾值電壓0.5VDD,一旦該電壓進(jìn)入閾值電壓附近的轉換區范圍內,則G3被偏置在放大工作狀態(tài),對輸入信號起放大作用。目前生產(chǎn)的CD4000系列和74HC系列的CMOS電路都采用帶緩沖級的結構,線(xiàn)性增益很高,干擾信號或電路內部的噪聲擾動(dòng)會(huì )被放大并經(jīng)G4又反饋到G3輸入端,形成強烈的正反饋過(guò)程。因而出現了圖2中的異變現象,直到CP′繼續上升,傳輸門(mén)的共同導通時(shí)間結束,TG4截止(圖6中K4斷開(kāi))時(shí)為止。

在Q′=0,Q=1的條件下進(jìn)行同樣的分析,可得到類(lèi)似的結果,這時(shí):


式(5)所表示的G2輸入電壓小于閾值電壓,在邏輯0區,從而通過(guò)G2的輸出保證G1中NMOS管的導通,使Q′=0;而式(6)所表示的G3輸入電壓也會(huì )趨向閾值電壓0.5VDD,使輸出出現異變現象。


2.3.2 在CP下降沿的工作特性

在CP′=1,CP′=0時(shí),TG3導通,TG4截止,主、從觸發(fā)器之間工作的等效電路如圖8所示。這時(shí)G4的輸出總是等于G3的輸入,即截止的傳輸門(mén)TG4輸出端與輸入端之間的信號相等。所以在CP下降沿,傳輸門(mén)TG4開(kāi)始導通(圖中K4閉合)時(shí),會(huì )使G3的輸出鎖定,而TG3的繼續導通對輸出不產(chǎn)生影響。這就是說(shuō),在CP下降沿,傳輸門(mén)的共同導通狀態(tài)不會(huì )引起觸發(fā)器輸出狀態(tài)的異常變化。


2.3.3 觸發(fā)器對CP邊沿時(shí)間的要求

要使觸發(fā)器在CP上升沿不出現異變現象,則要求G3的輸入電壓ub(t)變化到轉換區之前,傳輸門(mén)TG4必須截止。測試表明,轉換區電壓△V=(0.01~0.05)VDD,這就要求ub(t)變化到穩態(tài)值0.5VDD的95%~99%之前,傳輸門(mén)共同導通時(shí)間結束,TG4截止。在式(4)ub(t)表達式中,第二項指數函數的時(shí)間常數比第三項小得多,故在ub(t)趨向轉換區時(shí),其變化規律主要由第三項指數函數的時(shí)劇常數1.39T決定。所以要求傳輸門(mén)的共同導通時(shí)間tonr為:


本實(shí)驗測得tr應小于010.2μs,理論計算與實(shí)驗測試取得了比較吻合的結果。

對于有效觸發(fā)沿是CP下降沿的CNOS觸發(fā)器,同樣分析可得要求CP下降時(shí)間tf為:


3 結論與說(shuō)明

(1) CMOS觸發(fā)器在CP邊沿會(huì )出現傳輸門(mén)共同導通的工作狀態(tài),這種工作狀態(tài)會(huì )導致觸發(fā)器在CP有效觸發(fā)沿產(chǎn)生輸出狀態(tài)振蕩的異變現象。

(2) 為了使觸發(fā)器在CP觸發(fā)沿不產(chǎn)生異變現象,保證其正常的工作狀態(tài),應對CP觸發(fā)沿提出時(shí)間要求,它除與器件自身參數有關(guān)外,還與工作電源電壓VDD有關(guān),式(8)、式(9)表明了這種關(guān)系。

(3) 觸發(fā)器在CP信號無(wú)效觸發(fā)沿不會(huì )出現輸出狀態(tài)的異變現象,從這個(gè)角度講,對CP信號無(wú)效觸發(fā)沿不存在時(shí)間要求,但CP邊沿時(shí)間大,電路的功耗也大,所以也應同樣加以限制。
本文地址:http://selenalain.com/thread-13212-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页