|
作者：意法半導體DCG – DAP設計方法小組 A.Ferrara, A.Ferrari, P. De Laurentiis 前言 – LUCT是什么 第一層時(shí)鐘樹(shù)和第二層時(shí)鐘樹(shù) 時(shí)鐘樹(shù)設計及其設計方式是引起系統芯片性能差異的主要原因。 從歷史角度看，ASIC時(shí)鐘樹(shù)設計人員利用商用自動(dòng)化工具設計時(shí)鐘樹(shù)，以確保執行時(shí)間等性能取得預期結果，但是，這種方法的時(shí)鐘偏差和插入延時(shí)等性能卻不盡人意，另外，高復雜性、頻率和尺寸設計使得傳統方法完全沒(méi)有可行性。 低不確定性時(shí)鐘樹(shù)[LUCT]設計及算法與在系統芯片上實(shí)現的第一層時(shí)鐘樹(shù)的物理定義有關(guān)，能夠讓設計人員克服傳統設計方法的所有低效率問(wèn)題。 從頂層的根時(shí)鐘網(wǎng)絡(luò )（通常是PLL輸出）到中層時(shí)鐘網(wǎng)絡(luò )，LUCT是一個(gè)高質(zhì)量的負載均衡的時(shí)鐘樹(shù)，其目標是將時(shí)鐘信號從中央鎖相環(huán)PLL送到芯片的大部分區域，詳情參見(jiàn)參考文獻[1]。該文獻詳細介紹了低不確定性時(shí)鐘樹(shù)[LUCT]方法和架構，概括了從規格定義到單元布局和時(shí)鐘合成的全部相關(guān)設計流程。 按照參考文獻[2]的定義，這種時(shí)鐘分配方法屬于結構化時(shí)鐘樹(shù)。文獻[2]還概括了現有的不同的時(shí)鐘設計方式。從時(shí)鐘源到寄存器，整個(gè)時(shí)鐘樹(shù)由第一層時(shí)鐘樹(shù)和第二層（或本地）時(shí)鐘樹(shù)組成。商用EDA工具需要實(shí)現本地時(shí)鐘樹(shù)。 LuctGenKit是意法半導體數字ASIC產(chǎn)品部的設計方法小組研發(fā)的時(shí)鐘設計工具，可完成LUCT架構的物理實(shí)現過(guò)程。 下載全文： 
LUCT低不確定性時(shí)鐘樹(shù)設計方法、算法和工具.pdf
(1.36 MB)
|
