|
PDA、智能電話(huà)以及便攜式導航系統等由電池供電的手持設備通常由基于高級RISC架構的處理器控制。這些處理器具有多種節電模式�？臻e與睡眠模式可以通過(guò)關(guān)閉相關(guān)塊的時(shí)鐘信號來(lái)斷開(kāi)一部分不使用的內部電路，從而降低處理器功耗。另外，也可以在某些節電模式下通過(guò)關(guān)閉或降低供電電壓實(shí)現上述目的。 高級處理器要求采用不同的電壓供電，這一要求可通過(guò)轉換器來(lái)滿(mǎn)足，如標準的低壓降(LDO)或降壓轉換器。降壓轉換器可以利用鋰離子電池在輸出電壓低于3.3V的情況下提供更高的效率。不過(guò)，LDO對于某些電源電壓更理想。產(chǎn)生處理器內部時(shí)鐘信號的鎖相環(huán)(PLL)對任何噪聲都非常敏感，因此需要采用LDO轉換器來(lái)驅動(dòng)PLL。實(shí)際上，在5mA～30mA電流范圍內不會(huì )影響整體效率，實(shí)時(shí)時(shí)鐘(RTC)同樣如此。在1.8V I／O電壓的應用中，可以通過(guò)該電壓軌為PLL-LDO供電，從而使其輸出電壓達到1.3V，效率達到72％。 由于需要多種不同的電壓，因此，要在單個(gè)封裝中集成多個(gè)轉換器，這樣就可以通過(guò)單個(gè)電源芯片提供不同的電壓，從而無(wú)需采用帶有附加電路的芯片便可為處理器排序，并產(chǎn)生正確的復位信號。 有多種處理器可通過(guò)減少內部時(shí)鐘來(lái)降低功耗。另外，處理器的內核供電電壓可以隨時(shí)鐘頻率的降低而降低。內核電壓可以設定為較低的固定電壓，也可以根據內部時(shí)鐘頻率與"工作負載"縮放到最低與最高電壓之間的任何電壓值，這種方法稱(chēng)為動(dòng)態(tài)電壓縮放(DVS)。提供內核電壓的轉換器必須能夠在運行過(guò)程中根據DVS規范降低輸出電壓。 在此需要考慮兩個(gè)參數，即輸出電壓范圍及電壓變化期間的斜率。在電壓發(fā)生變化的DVS周期中，必須控制輸出電壓的斜率，采用外部組件可以實(shí)現控制，如采用能夠在內部降低參考電壓變化的調節速度的電容器，或者部署能夠通過(guò)較小的步長(cháng)(如25mV)將輸出電壓從初始值調節到目標值的數字計數器等。電源的內部寄存器用于設置不同步長(cháng)之間的定時(shí)。因此，移動(dòng)處理器的電源通常包含用于控制其功能的數字接口。 為了給不同電源軌供電，TPS65020集成了3個(gè)高效的同步降壓轉換器和2個(gè)LDO。另外，它還具備監控電池電壓以及為處理器提供復位與喚醒信號所需的所有電路(見(jiàn)圖1)。 輸出電壓設定 不斷降低的電壓電平對輸出電壓的精度也提出了更高的要求，對于內核供電尤為如此。因此，電源設計師很難利用標準器件來(lái)滿(mǎn)足相關(guān)需求。TPS65020中所實(shí)現的轉換器的輸出電壓可以通獨特的方式設定。DEFDCDCx引腳可用于設定輸出電壓以及反饋分壓器的數字或模擬輸入。如果采用外部反饋分壓器，則電阻器的容差會(huì )增加內部電路的總容差，其中主要是帶隙電壓容差。此類(lèi)系統中的整體精度始終低干采用內部固定輸出電壓的解決方案，盡管后者需要2個(gè)額外的外接組件。 因此，對于采用在工作過(guò)程中能夠微調的內部電阻分壓器的轉換器而言，需要定義一系列不同的電壓。通過(guò)這種方案可以在-40℃～85℃溫度范圍內達到±1％的整體DC精度。利用內部高精度電阻分壓器，DEFDCDCx引腳還可以用于將電壓設定到兩個(gè)不同的預定義輸出電壓之一。例如，通過(guò)將DEFDCDC1連接至Vbat可以將DCDC1轉換器的電壓設定為3.3V，或者通過(guò)將DEFDCDC1連接到GND將它的電壓設定為3.0V。 為了在不同的負載情況下實(shí)現最佳的瞬態(tài)響應或較低的輸出電壓容差，還必須采取其他措施，除了內部設計之外，還必須優(yōu)化外部元件。在提高電感降壓轉換器(inductive step-down converter)的輸出電流時(shí)，必須從一開(kāi)始就通過(guò)輸出電容器提供電流。這是因為只能根據電感器電壓和電感值、按照特定斜率提高電感器中的電流。對于較低的電感值，電流能夠以較快的速度提高，這尤其適合快速瞬態(tài)響應。另外，在每個(gè)轉換周期中，能量都存儲在電感器中，它與電感值以及電感器中電流的平方成正比。在消除負載電流的情況下(即使不需要)也必須為輸出提供能量。能量轉移到輸出電容器，為電容器充電，使其達到更高的值。在瞬態(tài)情況下，如果沒(méi)有負載，則較低的電感值較為有利，因為它將按照較低的電壓僅為輸出電容器充電并且具有較低的電壓過(guò)沖。 瞬態(tài)響應 為了采用小電感器，如2.2μH，設計的轉換器必須能夠以高開(kāi)關(guān)頻率運行。這是為了把電感器電流紋波控制在可接受的范圍內。TPS65020可以在1.5MHz開(kāi)關(guān)頻率條件下工作，因此允許采用2.2μH的小電感器和22μF陶瓷輸出電容器。為了降低瞬態(tài)電壓，可以將輸出電容器提高到更高的值(見(jiàn)圖2)。 某些應用僅降低內部時(shí)鐘頻率，而不改變電源電壓。這些應用無(wú)需連接電源芯片的數字接口，從而簡(jiǎn)化了包括軟件在內的整體設計。 在TPS65020中，LDO電壓為SRAM預設為1.1V，而為其他器件中的PLL設為1.3V�？梢岳肐2C接口改變電壓。不過(guò)，未采用接口的設計無(wú)法實(shí)現多種電壓。因此，TPS65021可以用于提供一種在不采用I2C接口的情況下設定輸出電壓和內部LDO的方法。兩個(gè)外部引腳可以采用數字方式設定默認值。 引腳DEFLDO1與DEFLDO2用于為內部LDO設置4種不同的電壓組合，從而使其能夠靈活地適應各種不同的便攜應用。 除了降低便攜應用的處理器功耗之外，最新的處理器和電源技術(shù)還可以通過(guò)降低開(kāi)關(guān)損耗提高效率，尤其是對于電感降壓轉換器。對于低輸出電流，可以通過(guò)降低通常稱(chēng)為脈沖頻率模式(PFM)的開(kāi)關(guān)頻率進(jìn)一步降低開(kāi)關(guān)損耗。同步整流可以在低輸出電壓時(shí)保持較高的效率。這是因為與外部整流二極管相比，內部N通道MOS(NMOS)的壓降更低，從而在集成整流器開(kāi)關(guān)之后可以顯著(zhù)提高應用的效率并降低應用的尺寸。只要電源芯片所需的電源電流較低，低輸出電流時(shí)的低開(kāi)關(guān)損耗就可以實(shí)現高效的電源。為了實(shí)現最低的電源電流，需要相應的內部參考電壓、比較器、驅動(dòng)器和放大器。利用上述措施可以在廣泛的輸出電流范圍內實(shí)現超過(guò)95％的效率。 除了高效率之外，瞬態(tài)響應也是處理器電源芯片的重要因素。內核電壓需要嚴格穩壓，其中包括負載變化過(guò)程的電壓變化。具備快速電壓模式控制拓撲的TPS65020可以提供理想的瞬態(tài)響應，且不會(huì )影響靜態(tài)電流和效率。 |
