|
令人驚訝、有時(shí)撲朔迷離的一系列無(wú)線(xiàn)標準，具有不同的頻率、帶寬、協(xié)議和格式，為用戶(hù)帶來(lái)了前所未有的連接性和訪(fǎng)問(wèn)性。但是同時(shí)，它也意味著(zhù)無(wú)線(xiàn)系統工程師在設計或調查問(wèn)題、性能和選項等過(guò)程中面臨著(zhù)嚴峻的考驗。 解決途徑似乎很明確：盡可能減少專(zhuān)用硬件的使用，并且以軟件定義無(wú)線(xiàn)電(SDR)方案取而代之，以便盡可能實(shí)現與管理更多的發(fā)送和接收功能。目前市場(chǎng)上的高性能、低功耗處理器(包括FPGA)以及它們高速執行復雜算法的能力，使這類(lèi)實(shí)時(shí)方案得以實(shí)現。 但該解決方案有一個(gè)現實(shí)的阻礙：很難為接收器和發(fā)送器信號路徑設計寬帶模擬電路。因此，大部分寬帶SDR使用了一組重疊、平行的模擬通道，每通道均針對整體頻段內的特定片段優(yōu)化，同時(shí)每個(gè)片段內的帶寬與目標信號相匹配。雖然這種方法在技術(shù)上是可行的，但實(shí)現該技術(shù)所需的硬件、PC板面積、功耗都十分可觀(guān)——當然還有成本。 這便是Epiq Solutions公司（伊利諾伊州紹姆堡鎮）開(kāi)發(fā)其最新SDR單元——Maveriq多通道可重配置RF收發(fā)器(見(jiàn)圖1)——時(shí)所面臨的窘?jīng)r。該收發(fā)器是一款結合了多個(gè)RF收發(fā)器，用于數據記錄的內置固態(tài)硬盤(pán)(SSD)，板載運行Linux的Intel x86 CPU，以及用于高速數據訪(fǎng)問(wèn)的千兆以太網(wǎng)接口的先進(jìn)平臺。它以小封裝提供出色的SDR能力，并且覆蓋100MHz至6GHz調諧范圍。作為針對任務(wù)關(guān)鍵型應用的先進(jìn)、可重配置無(wú)線(xiàn)電系統的設計者和構建者，該公司目標是提供比現有Matchstiq SDR更強大的多通道版本產(chǎn)品。 
圖1：Maveriq多通道可重新配置RF收發(fā)器。 盡管具有先進(jìn)的特性和功能，Maveriq卻是一款便攜式低功耗平臺，而之前的解決方案都需要大量繁重的硬件配置。Maveriq結合了可立即運行的專(zhuān)業(yè)軟件應用庫，能夠即刻投入使用，解決棘手的信號處理要求。這些要求包括：掃描和解碼來(lái)自基站及手機的蜂窩無(wú)線(xiàn)電信號；在內部硬盤(pán)(SSD)上記錄寬帶RF以及RF回放信號；實(shí)現2×2多輸入多輸出(MIMO)波形。 提供新的設計方法 專(zhuān)為SDR應用量身定制的全新IC——ADI的RF捷變收發(fā)器AD9361——得以讓Epiq公司的工程師將如此多的功能封裝在一個(gè)小型、低功耗單元中。Epiq CEO兼系統架構師John Orlando表示：“AD9361為我們提供了新一代SDR平臺所需的RF靈活性與集成度�！� 這款10mm×10mm芯片級器件集成了雙獨立通道(如圖2所示)，具有200kHz至56MHz用戶(hù)可調諧帶寬，以及工作速率高達61.44MSPS的12位ADC與DAC，另外還提供建立70MHz至6GHz信號鏈所需的其他特性與性能。用戶(hù)可實(shí)時(shí)調節關(guān)鍵的工作參數，以便盡量匹配應用要求。使用該器件可縮小整個(gè)模擬前端（AFE）的整體尺寸，同時(shí)將這部分設計的功耗保持在1W范圍內，即保持在產(chǎn)品功耗預算范圍內。
圖2：ADI公司AD9361 RF捷變收發(fā)器IC框圖。 整個(gè)Maveriq單元(如圖3所示)采用一對AD9361即可支持2×2 MIMO或4通道接收器配置，RF調諧范圍為100MHz至6GHz，步進(jìn)大小為1kHz，調諧時(shí)間為2ms。該單元包括：性能為1PPS的集成式GPS接收器，支持100MB/s以上(持續)數據記錄速率、容量高達1TB的內部SSD，以及與外部系統接口的千兆以太網(wǎng)。
圖3：Maveriq單元簡(jiǎn)化系統框圖。 處理功能集中在運行Linux的雙核Intel x86 CPU和用于信號處理任務(wù)的FPGA，連同實(shí)時(shí)可加載/可執行軟件應用程序，所有這些都由針對應用定制的軟件開(kāi)發(fā)套件（SDK）提供支持。整個(gè)單元尺寸僅為9.1"×6.6"×1.7"(23cm×16.7cm×4.3cm)，重1.9lb(0.9kg)，功耗為15W(取決于FPGA和I/O使用情況)。 當然，合適的RF性能才可充分發(fā)揮處理能力。接收器的典型噪聲系數低于8dB，典型IIP3為–10dBm。發(fā)送端性能參數(如帶寬、調諧和速度)可補償接收端數目，并且輸出功耗為+5dBm。 雖然AD9361 IC是實(shí)現該設計的關(guān)鍵，但總能實(shí)現進(jìn)一步的性能改善。某些應用要求將RF性能向下延展至20MHz及更低的范圍，這超出了AD9361能夠處理的范圍。另外，選擇可在低至20MHz工作的RF元器件(比如低噪聲放大器，LNA)同樣有一定的難度，尤其是尺寸和功耗受限型設計。通常，人們會(huì )認為，低功耗處理技術(shù)的進(jìn)步配合大容量存儲器產(chǎn)品，再加上高速數字I/O和連接(全部由摩爾定律所推動(dòng))對于小型、高性能SDR而言已經(jīng)足夠。而事實(shí)上，用于接收路徑和發(fā)送路徑的前端通道具有同等的重要性，并且，兼有模擬處理、濾波和轉換的RF IC的發(fā)展不僅最大程度降低了算法的負擔，同時(shí)還能實(shí)現大部分SDR的實(shí)際性能。 |
