|
數字信號處理器DSP(Digital Signal Processor)是近十幾年來(lái)興起的一項高技術(shù)產(chǎn)品，以速度快、功能強著(zhù)稱(chēng)。目前，廣泛應用于圖形圖像處理、語(yǔ)音處理、儀器儀表、通信、多媒體及軍事等領(lǐng)域。 目前常使用的DSP產(chǎn)品--TMS320F206，是美國德州儀器(TI)公司生產(chǎn)的16位定點(diǎn)DSP。它運算速度較快(可達40MIPS)，功能較強、價(jià)格適宜，源代碼與′C1x、′C2x兼容，且與′C5x向上兼容。 在我們最近開(kāi)發(fā)的某種以TMS320F206為核心的儀器中，通過(guò)TMS320F206與液晶控制器SED1330的接口，實(shí)現對大規模液晶顯示屏EG7012C-AR的控制。 一、TMS320F206簡(jiǎn)介 TMS320F206(以下簡(jiǎn)稱(chēng)F206)是采用高性能靜態(tài)CMOS集成電路工藝制造的，結構是以TMS320C2xx系列為基礎的DSP。它操作靈活、速度高，具有以下優(yōu)點(diǎn)： ◇ 改進(jìn)TMS320的結構設計，使其性能和通用性得以提高； ◇采用先進(jìn)的集成電路工藝，以提高性能； ◇芯片引腳和代碼與C203和C204芯片兼容； ◇源代碼與′C1x、′C2x兼容，且與′C5x向上兼容； ◇采用新的靜態(tài)設計技術(shù)使其功耗最低，抗輻射能力增強。 1.總線(xiàn)結構 F206采用先進(jìn)的改進(jìn)型哈佛結構，其程序存儲器和數據存儲器具有各自的總線(xiàn)結構，包括PAB(程序地址總線(xiàn))、DRAB(數據讀地址總線(xiàn))、DWAB(數據寫(xiě)地址總線(xiàn))、PRDB(程序讀總線(xiàn))、DRDB(數據讀總線(xiàn))和DWEB(數據寫(xiě)總線(xiàn))。此總線(xiàn)結構結合四級流水線(xiàn)操作，使F206的處理能力達到最大。 2.中央處理單元 F206的CPU含有32bit的中央算術(shù)邏輯單元(CALU)、32bit的累加器、比例移位器、16bitx16bit乘法器、輔助寄存器算術(shù)單元(ARAU)和輔助寄存器。 3.存儲器和I/O空間 F206可尋址的存儲器空間共224K字，包括程序空間64K字、局部數據空間64K字、全局數據空間32K字和I/O空間64K字。片內F206包含544字雙訪(fǎng)問(wèn)RAM(288字用于數據，另256字可用于程序/數據)、4K字單訪(fǎng)問(wèn)RAM和32K字閃速存儲器。 4.片內外設 F206片內外設有：時(shí)鐘產(chǎn)生器、CLKOUT1引腳控制寄存器、定時(shí)器、通用輸入/輸出引腳、等待狀態(tài)產(chǎn)生器、同步串行口和異步串行口。 二、EG7012C-AR和SED1330簡(jiǎn)介 EG7012C-AR是日本EPSON公司生產(chǎn)的640x200點(diǎn)陣的高分辨率液晶顯示器，能非常清晰地以反射方式顯示黑白圖像，通常采用SED1330、SED1335/1336作為控制器，其主要參數如下。 (1)電源：需要6個(gè)不同的電壓值V0~V5，其中，V0≥V1≥V2≥V3≥V4≥V5，V0(VSS)＜28V； (2)幾何尺寸：150mmx70mm； (3)顯示屏大�。�125mmx45mm； (4)像點(diǎn)大�。�0.165mmx0.22mm。 SED1330是點(diǎn)陣式液晶顯示控制器，具有如下特點(diǎn)： (1)具有功能較強的I/O緩沖器； (2)指令功能豐富； (3)4位數據并行發(fā)送，最大驅動(dòng)能力為640x256點(diǎn)陣; (4)圖形和文本方式混合顯示。 三、液晶接口設計 為實(shí)現友好的人機對話(huà)界面，以F206為核心設計的液晶接口電路中，采用大規模液晶顯示屏EG7012C-AR作為顯示設備，選用SED1330作為液晶控制器，如圖1所示。 圖1 液晶接口結構圖 1.TMS320F206與SED1330的接口 為便于F206的仿真和下載，F206的源時(shí)鐘信號(CLKIN)通過(guò)X2/CLKIN引腳外接40MHz振蕩器，且X1引腳懸空來(lái)產(chǎn)生，此時(shí)F206的主時(shí)鐘信號(CLKOUT1)為20MHz，即具有20MIPS的處理能力。另外，為與高速F206較好接口，SED1330的晶振選擇最大值10MHz。盡管如此，SED1330對F206來(lái)說(shuō)仍屬于較慢的I/O設備。因此，要實(shí)現F206對SED1330的正�？刂�，須使用F206的軟件可編程等待狀態(tài)產(chǎn)生器產(chǎn)生等待狀態(tài)。 與其他液晶控制器一樣，SED1330在接口部設置了適配8080系列和M6800系列MPU的兩種操作時(shí)序電路，如表1所列。對于F206來(lái)說(shuō)，它類(lèi)似于8080系列MPU，因此，SED1330的SEL1和SEL2引腳都須接低電平。 另外，為保證F206與SED1330能正常接口，SED1330的數據總線(xiàn)(D0~D7)直接掛在F206的低字節數據總線(xiàn)(D0~D7)上；和引腳與F206的和引腳分別對應相連。同時(shí)，為將SED1330映射到F206的外部I/O空間(0000h~FEFFh)，而與片內I/O空間(FF00h~FFFFh)區分，SED1330的片選信號應由F206的A15(最高位地址線(xiàn))和(I/O空間選擇信號，與外部I/O口通信時(shí)為低電平)共同決定，且SED1330的A0接至F206的A0(最低位地址線(xiàn))。此外，還須利用F206的I/O0(通用輸入/輸出引腳)控制SED1330的(復位信號)。 2.SED1330與EG7012C-AR及顯示RAM接口 如圖1所示，SED1330與EG7012C-AR的接口主要是通過(guò)SED1330驅動(dòng)部件給EG7012C-AR提供有效的低功耗驅動(dòng)來(lái)實(shí)現液晶顯示的。因此，須將SED1330驅動(dòng)部件引腳XD0~XD3(列驅動(dòng)器數據線(xiàn))、XSCL(列驅動(dòng)器的位移時(shí)鐘信號)、YSCL(行驅動(dòng)器的位移時(shí)鐘信號)、LP(數據鎖存信號)、WF(交流驅動(dòng)信號)和YD(幀信號)與EG7012C-AR的XD0~XD3、XSCL、YSCL、LP、FR和DIN分別對應相連。 SED1330通過(guò)控制部件引腳VA0~VA15(地址總線(xiàn))和VD0~VD7(數據總線(xiàn))，能管理64KByte顯示RAM。本儀器選用62256作為顯示RAM，用作為顯示RAM的片選信號，而由VR/(讀/寫(xiě)控制信號)決定顯示RAM的讀/寫(xiě)。當VR/＝0時(shí)，為寫(xiě)顯示RAM。值得注意的是，為減少顯示RAM存取期間的電流波動(dòng)，應采用低功耗存儲器。 3.液晶接口控制 (1)等待狀態(tài)產(chǎn)生[/td][/tr][tr][td]如前所述，SED1330對F206來(lái)說(shuō)屬于較慢的 I/O設備，因此，在F206讀寫(xiě)SED1330時(shí)，須通過(guò)增加等待狀態(tài)，加長(cháng)F206等待SED1330響應的時(shí)間。每產(chǎn)生一個(gè)等待狀態(tài)，F206附加等待一個(gè)CLKOUT1周期。 F206提供兩種方式產(chǎn)生等待狀態(tài)：一種是利用READY信號，產(chǎn)生任何數量的等待狀態(tài)；另一種是利用等待狀態(tài)產(chǎn)生器產(chǎn)生0~7個(gè)等待狀態(tài)。但由于SED1330沒(méi)有READY信號線(xiàn)，因此，只能通過(guò)軟件控制(設置WSGR寄存器)等待狀態(tài)產(chǎn)生器產(chǎn)生一定數量的等待狀態(tài)，來(lái)保證F206和SED1330二者之間的接口時(shí)序匹配，如圖2所示。 (2)緩沖通道選擇 SED1330接口部件由指令輸入緩沖器、數據輸入緩沖器、數據輸出緩沖器和標志寄存器組成。F206須通過(guò)引腳A0、和的聯(lián)合控制來(lái)實(shí)現這些緩沖器通道的選擇，如表2所列。 SED1330具有忙標志寄存器，它是一位只讀寄存器，僅有一位"忙"標志位BF。當BF=1時(shí)，表示SED1330正在向液晶顯示模塊傳送有效顯示數據。在傳送完一行有效顯示數據到下一行傳送開(kāi)始之間的間歇時(shí)間內，BF=0。因此，F206向SED1330傳送顯示數據時(shí)，應先判斷BF是否為0。只有在BF=0期間傳送顯示數據，才不會(huì )影響液晶屏的顯示效果。 b. 指令集 SED1330有13條指令，多數指令帶有參數，參數值由用戶(hù)根據所控制的液晶顯示模塊的特性和實(shí)際應用的需要來(lái)設置。表3列出了SED1330的全部指令。SED1330能迅速解譯F206發(fā)來(lái)的指令代碼，將參數置入相應的寄存器內，并觸發(fā)相應的功能邏輯電路運行。 |
