VHDL語(yǔ)言中信號設置的不同方式及注意事項

發(fā)布時(shí)間:2010-6-23 14:46    發(fā)布者:vinda
關(guān)鍵詞: VHDL , 信號設置 , 注意事項
1概述

VHDL是一種快速的電路設計工具,功能涵蓋 了電路描述、電路合成、電路仿真等三大電路設計工作。目前廣泛使用的軟件有Altera公司出品的 MAX+PLUSII,Xinlinx公司的Foundation等。

VHDL語(yǔ)言中有兩種基本的語(yǔ)句命令:并行同 時(shí)語(yǔ)句命令以及順序語(yǔ)句命令。兩者之間最大的不同點(diǎn)是,并行同時(shí)語(yǔ)句命令就像是電路板的動(dòng)作方 式,不論幾個(gè)命令,是一次且同時(shí)執行,產(chǎn)生結果;順序語(yǔ)句命令類(lèi)似一般的程序語(yǔ)言,如BASIC 等的執行方式,是一次一個(gè)命令,且依書(shū)寫(xiě)方式由上而下地執行。

并行同時(shí)語(yǔ)句命令主要有以下幾種表達方式: 直接設置語(yǔ)句(使用<=運算符)、條件式信號設置語(yǔ)句(When-Else)與選擇式信號設置語(yǔ)句 (With-Select-When)等;

順序語(yǔ)句命令主要有以下幾種表達方式:Pro cess(過(guò)程)、If-Else(判斷比較)、Wait Until(等待)、Case-Is-When(描述選擇)等。

熟練而靈活地使用上述兩類(lèi)命令,可以節省大 量的工作量,使程序簡(jiǎn)單直觀(guān)、可讀性增強而且有利于提高程序的編譯執行效率。

在數據通信過(guò)程中,同位器與同位檢查器常用 于數據糾錯。本文就以一個(gè)簡(jiǎn)單偶同位產(chǎn)生器(Even Parity Bit Generator)真值表功能的實(shí)現方法來(lái)探討上述表達方式選擇問(wèn)題,以及編程 過(guò)程中的注意事項。

2編程舉例

例:試設計VHDL程序完成如表1偶同位器的 真值表功能:



輸入
輸出
S2
S1
S0
Z
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
1
1
1
0
1
1
1
1
0
0
1
1
1
0

分析:由真值表可以看出,所要實(shí)現的是一個(gè)由三個(gè)數據位、一個(gè)同位位組成的偶同位產(chǎn)生器功 能。不難得出各位之間的簡(jiǎn)單邏輯關(guān)系:P=S0S1S2 。但是本文的主要目的在于通過(guò)此例闡述如何靈活運用不同的基本表達式設置信號,因此 某些可能更加簡(jiǎn)單的方法以及比較高級一點(diǎn)語(yǔ)句本文不予詳細討論。

解: (注:VHDL語(yǔ)言中使用“--”作為注釋符號)
library ieee; ①u(mài)se ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.


all;

ENTITY hf is --假設建立的芯片電路名稱(chēng)以及保存后的文件名為“hf”;

Port (
s: in std_logic_vector(2 downto 0);
z: out std_logic  --最后一個(gè)管腳定義命令后面,不可加分號;
);


end hf; --應該保證電路單元名稱(chēng)與存盤(pán)的文件名一致,否則編譯時(shí) 出錯;

ARCHITECTURE a OF hf IS
Begin --以上是本例題解答過(guò)程中的公共部分,其后分別接各解法語(yǔ)句。
--******************************

--解法1:

使用“hen -Else”表達方式②
z<=‘0’when (s="000") else --此語(yǔ)句只能將s的各個(gè)值分開(kāi)寫(xiě),而不能寫(xiě)成如下形式:
0’ when (s="011") else -- z<=‘0’
when (s="000" or s="011" or s="110" or s="111")
0’ when (s="110") else -- else ‘1’;
‘0’ when (s="111") else ‘1’ when (s="001") else ‘1’ when (s="001") else ‘1’ when (s="001") else ‘1’; End a;


--解法2:

使用揥ith -Select -When表達方式:
With s Select
z<=‘0’ when "000", --注意:除了最后一句的語(yǔ)句結束標志是分號外,其余各句均是逗號;
‘0’ when "011", ‘0’ when "110", ‘0’ when "111", -- when后選擇信號的值也只能分別列出,不可寫(xiě)成組合條件形式。
‘1’ when others;
End a;


--解法3:使用“If-Else”表達方式:

Process --If-Else語(yǔ)句必須要與process配合使用;
Begin --Process中此句必不可少,否則編譯時(shí)出錯;
if s="000" or s="011" or s="110" or s="111" then --If后若為組合條件可用括號也可不用;
z<=‘0’;
else
z<=‘1’;
end if;
end process;
End a;


--解法4:使用“Case-Is-When”表達方式:

Process --“Case-Is-When”也只能與“Process”配合使用;
Begin
case s is
when "000"|"011"|"110"|"111" =>
--此處不能將“|”改成“or”但可以像解法1或解法1或解法2那樣將不同信號值分開(kāi)寫(xiě);
when others=> --When句末尾是“=>”而不是逗號或者分號。
z<=‘1’;
end case;
end process;
End a;

備注:
(1) VHDL語(yǔ)言對所有字母的大小寫(xiě)狀態(tài)不敏感,關(guān)鍵在于語(yǔ)句要正確規范。
(2) 在VHDL語(yǔ)言中,所使用的標點(diǎn)符號均是英文標點(diǎn)符號。凡是設置單個(gè)的信號值均需使用 單引號,而設置序列信號值必須使用雙引號。(3) 請參看相關(guān)資料。

3討論

3.1本例能否使用“Wait Until”表達方式

很遺憾,類(lèi)似此例的情況不能使用這個(gè)語(yǔ) 句。起碼筆者經(jīng)過(guò)多次嘗試之后均沒(méi)有通過(guò)編譯檢查。但是在使用此語(yǔ)句時(shí)應該注意以下事項:

(1) Wait Until 后面緊接的語(yǔ)句中不能出現序列信號的值,例如不能寫(xiě)成如下形式:
Wait Until s="000" 也不能寫(xiě)成組合條件形式(無(wú)論是否使用括號):
Wait Until s="000" or s="011" or s="110" or s="111"

(2) 使用此表達方式編寫(xiě)程序代碼時(shí),不能設定輸出引腳的初始值(通過(guò)第三方信號傳遞也不 行,但是在進(jìn)行仿真時(shí)可以設定初始輸出值),不能寫(xiě)成如下形式:
……
s: in std_logic;
……
Architecture a of hf is
Begin
z<=0; --就算z的初、終值通過(guò)兩個(gè)常量信號(如c=‘0’,d=‘1 ’)傳遞
Process --也不行,因為z不能規定兩個(gè)狀態(tài)。否則編譯時(shí)出錯;
Begin
wait until s=‘0’; --此處也不可以寫(xiě)成序列信號形式,更不能使用邏輯運算符將其
z<=1; --寫(xiě)成組合條件形式。Wait Until語(yǔ)句不支持組合條件。
End process;
END a;

3.2更簡(jiǎn)單的實(shí)現方法

順序語(yǔ)句除了前文所敘的幾種基本表達方式以 外,還有一種循環(huán)語(yǔ)句:For-Loop;而并行同時(shí)語(yǔ)句也還有方塊語(yǔ)句(Block)、組件定義(Component)與組件映像(Port Map)等多個(gè)模塊化語(yǔ)法。而使用“For-Loop”編寫(xiě)此類(lèi)有重復動(dòng)作需求的代碼無(wú)疑是最簡(jiǎn)單直觀(guān)的:

……
Architecture a OF hf IS
Begin
Process(s)
Variable Tmp: Std_Logic;
Begin
Tmp:=‘0’;
For I In 0 to 2 Loop
Tmp:=Tmp XOR s(I);
End Loop;
Z<=s & Tmp;
End Process;
End a;

其他更加簡(jiǎn)單的方法,限于篇幅與本文主 旨,在此就不予深究了。

4結束語(yǔ)

從以上不同解法可以看出,各種基本的表達方式均有各自的特點(diǎn):采用“When -Else”表達式(解法1)與“When -Else-When”表達式(解法2)編寫(xiě)編寫(xiě)代碼的優(yōu)點(diǎn)是直觀(guān),但是代碼很多,欲實(shí)現復 雜的功能時(shí)工作量將會(huì )很大;采用“IF-Else”表達式(解法4)編寫(xiě)代碼的優(yōu)點(diǎn)是直觀(guān)與簡(jiǎn)單并舉,尤其是允許使用由邏輯運算符(And、Or等等)寫(xiě)成的組合條件更是精簡(jiǎn)了不少代碼。另外,在編寫(xiě)VHDL程序的過(guò)程中,不同的 表達式中,表示語(yǔ)句結束的符號是不同的,這一點(diǎn)在 我們學(xué)習和使用VHDL的過(guò)程中值得特別留意。
本文地址:http://selenalain.com/thread-13502-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
wmf000000 發(fā)表于 2011-1-13 10:59:07
好東西,謝謝!
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页