|
作者：Patrick Carrier, Mentor Graphics公司 引言：信號完整性和電源完整性是兩種不同但領(lǐng)域相關(guān)的分析，涉及數字電路正確操作。在信號完整性中，重點(diǎn)是確保傳輸的1在接收器中看起來(lái)就像 1(對0同樣如此)。在電源完整性中，重點(diǎn)是確保為驅動(dòng)器和接收器提供足夠的電流以發(fā)送和接收1和0。因此，電源完整性可能會(huì )被認為是信號完整性的一個(gè)組成部分。實(shí)際上，它們都是關(guān)于數字電路正確模擬操作的分析。 信號完整性(SI)和電源完整性(PI)是兩種不同但領(lǐng)域相關(guān)的分析，涉及數字電路正確操作。在信號完整性中，重點(diǎn)是確保傳輸的1在接收器中看起來(lái)就像 1(對0同樣如此)。在電源完整性中，重點(diǎn)是確保為驅動(dòng)器和接收器提供足夠的電流以發(fā)送和接收1和0。因此，電源完整性可能會(huì )被認為是信號完整性的一個(gè)組成部分。實(shí)際上，它們都是關(guān)于數字電路正確模擬操作的分析。 分析的必要性 如果計算資源是無(wú)限的，這些不同類(lèi)型的分析可能不存在。整個(gè)電路將會(huì )被分析一次，而電路某一部分中的問(wèn)題將會(huì )被識別并消除。但除了受實(shí)際上可仿真哪些事物的現實(shí)束縛之外，具有不同領(lǐng)域分析的優(yōu)點(diǎn)在于，可成組解決特定問(wèn)題，而無(wú)需歸類(lèi)為“可能出錯的任何事物”。在信號完整性中，例如，重點(diǎn)是從發(fā)射器到接收器的鏈路�？蓛H為發(fā)射器和接收器以及中間的一切事物創(chuàng )建模型。這使得仿真信號完整性變得相當簡(jiǎn)單。另一方面，要仿真電源完整性可能有點(diǎn)困難，因為“邊界”有點(diǎn)不太明確，且實(shí)際上對信號完整性領(lǐng)域中的項目具有一定的依賴(lài)性。 在信號完整性中，目標是消除關(guān)于信號質(zhì)量、串擾和定時(shí)的問(wèn)題。所有這些類(lèi)型的分析都需要相同類(lèi)型的模型。它們包括驅動(dòng)器和接收器、芯片封裝及電路板互連(由走線(xiàn)及過(guò)孔、分立器件和/或連接器組成)的模型。驅動(dòng)器和接收器模型包括關(guān)于緩沖器阻抗、翻轉率和電壓擺幅的信息。通常，IBIS 或 SPICE 模型用作緩沖器模型。這些模型與互連模型結合使用來(lái)運行仿真，從而確定接收器中的信號情況。 互連將主要包括行為類(lèi)似于傳輸線(xiàn)的電路板走線(xiàn)。此類(lèi)傳輸線(xiàn)具有阻抗、延遲和損耗特性。它們的特性決定了所連接的驅動(dòng)器和接收器與彼此進(jìn)行交互的方式�；ミB的電磁特性必須使用某種類(lèi)型的場(chǎng)求解器進(jìn)行求解，該場(chǎng)求解器通過(guò)可與信號完整性仿真器結合使用的電路元件或 S 參數模型來(lái)描述其特征。大多數走線(xiàn)均可建模為一個(gè)均勻的二維橫截面。該橫截面足以計算走線(xiàn)的阻抗特性。阻抗將會(huì )影響信號線(xiàn)上接收器中的波形形狀。最基本的信號完整性分析包括設置電路板疊層(包括適當的介電層厚度)，以及查找正確的走線(xiàn)寬度，以實(shí)現一定的走線(xiàn)目標阻抗。 與過(guò)孔相比，對走線(xiàn)進(jìn)行建模會(huì )相對比較容易。當對較快的信號進(jìn)行信號完整性分析時(shí)，適當的過(guò)孔建模就變得非常重要。通常，千兆位信號需要通過(guò)三維場(chǎng)求解器對模型特征進(jìn)行適當地描述。幸運的是，這些信號往往是不同的，這使它們的影響相對局部化。穿過(guò)過(guò)孔的快速、單端信號與配電網(wǎng)絡(luò )(PDN)進(jìn)行強有力地交互。從這些過(guò)孔返回的電流穿過(guò)附近的縫合孔、縫合電容器和/或平面對(組成PDN且需要建模以進(jìn)行電源完整性分析的相同元器件)。 
圖1：在走線(xiàn)橫截面、信號過(guò)孔和 PDN 上的能量傳播。 在電源完整性分析中，較高頻率的能量分布在整個(gè)傳輸平面上。這立即使此分析比基本信號完整性更復雜，因為能量將沿x和y方向移動(dòng)，而不是僅沿傳輸線(xiàn)一個(gè)方向移動(dòng)。在直流中，建模需要計算走線(xiàn)的串聯(lián)電阻、平面形狀和過(guò)孔相對較為簡(jiǎn)單。但是對于高頻率，分析PDN的不同位置上電源與地面之間的阻抗需要復雜的計算。阻抗將根據電路板的位置(電容器的放置位置、安裝方式、類(lèi)型及電容值)而異。高頻行為(如安裝電感和平面擴散電感)需要包括在建模中，以便生成準確的去耦分析結果。存在簡(jiǎn)單版本的去耦分析(通常稱(chēng)為集總分析)，在此分析中，會(huì )將PDN視為一個(gè)節點(diǎn)來(lái)計算其阻抗。這通常是可一次性成功的有效而快速的初步分析，可確保有足夠的電容器且它們具有正確的值。然后，運行分布式去耦分析可確保在電路板的不同位置滿(mǎn)足PDN的所有阻抗需求。 信號完整性仿真 信號完整性仿真重點(diǎn)分析有關(guān)高速信號的3個(gè)主要問(wèn)題：信號質(zhì)量、串擾和時(shí)序。對于信號質(zhì)量，目標是獲取具有明確的邊緣，且沒(méi)有過(guò)度過(guò)沖和下沖的信號。通常，可以通過(guò)添加某種類(lèi)型的端接以使驅動(dòng)器的阻抗與傳輸線(xiàn)的阻抗相匹配來(lái)解決這些問(wèn)題。對于多點(diǎn)分支總線(xiàn)，并非總能匹配阻抗，因此，需要將端接和拓撲的長(cháng)度變化相結合來(lái)控制反射，使得它們不會(huì )對信號質(zhì)量和時(shí)序產(chǎn)生不利影響。
圖2：使用信號完整性分析和設計空間探索消除信號質(zhì)量和串擾問(wèn)題。 可以運行這些相同的仿真，以確定信號經(jīng)過(guò)電路板時(shí)的傳輸時(shí)間。電路板時(shí)序是系統時(shí)序的一個(gè)重要組成部分，并受線(xiàn)路長(cháng)度、其在經(jīng)過(guò)電路板時(shí)的傳播速度以及接收器中波形形狀的影響。由于波形的形狀確定了接收的信號穿越邏輯閾值的時(shí)間，因此，它對于時(shí)序來(lái)說(shuō)是非常重要的。這些仿真通常會(huì )驅動(dòng)走線(xiàn)長(cháng)度約束的變化。 通常運行的另一個(gè)信號完整性仿真是串擾。這涉及多條相互耦合的傳輸線(xiàn)。隨著(zhù)走線(xiàn)擠進(jìn)密集的電路板設計，了解它們正在相互耦合多少能量對于消除因串擾產(chǎn)生的錯誤是非常重要的。這些仿真將推動(dòng)走線(xiàn)之間的最小間距要求。 電源完整性仿真 在電源完整性分析中，主要仿真類(lèi)型有直流壓降分析、去耦分析和噪聲分析。直流壓降分析包括對PCB上復雜走線(xiàn)和平面形狀的分析，可用于確定由于銅的電阻將損失多少電壓。此外，還可以使用直流壓降分析來(lái)確定高電流密度區域。實(shí)際上，可以使用熱仿真器對它們進(jìn)行協(xié)同仿真，以查看熱效應。幸運的是，針對直流壓降問(wèn)題的解決方案非常簡(jiǎn)單：添加更多的金屬。這些額外金屬可能會(huì )采用更寬和/或更厚的走線(xiàn)和平面形狀、額外平面或額外過(guò)孔。
圖3：顯示PI/熱協(xié)同仿真中“熱點(diǎn)”的電流密度和溫度圖。 上面簡(jiǎn)要討論的去耦分析旨在確定和最大限度減少電路板不同IC位置上電源與地面之間的阻抗。去耦分析通常會(huì )驅動(dòng)PDN中所用電容器的值、類(lèi)型和數量的變化。因此，它需要包括寄生電感和電阻的電容器模型。它還會(huì )驅動(dòng)電容器安裝方式的變化和/或電路板疊層的變化，以滿(mǎn)足低阻抗要求。 噪聲分析的類(lèi)型可能會(huì )有所不同。它們可以包括圍繞電路板傳播的、來(lái)自IC電源管腳中的噪聲，可通過(guò)去耦電容器對其進(jìn)行控制。通過(guò)噪聲分析，可以調查噪聲如何從一個(gè)過(guò)孔耦合到另一個(gè)過(guò)孔，可以對同步開(kāi)關(guān)噪聲進(jìn)行分析。在許多情況下，這種噪聲是由信號切換(從1到0及從0到1)引起的，因此它與信號完整性密切相關(guān)。但在所有情況下，這些電源完整性分析的最終目標是驅動(dòng)PDN的變化：電源/地面平面對、走線(xiàn)、電容器和過(guò)孔。 表 1. 信號完整性和電源完整性之間的差異
PDN不僅充當為IC提供電流的手段，還用作信號的返回電流路徑。信號完整性與電源完整性之間的大量交叉發(fā)生在過(guò)孔中。對于穿過(guò)過(guò)孔的單端信號來(lái)說(shuō)，PDN充當該信號的返回電流路徑。附近的過(guò)孔或電容器為返回電流提供路徑，以使其從一個(gè)平面移至下一個(gè)平面。因此，PDN實(shí)際上決定了該單端過(guò)孔的阻抗和延遲特性，并且對于更快的單端信號(如DDR3和DDR4)的精確建模來(lái)說(shuō)是至關(guān)重要的。使用這一相同的SI/PI組合過(guò)孔模型，可以分析從一個(gè)過(guò)孔到下一個(gè)過(guò)孔的耦合，以及信號通過(guò)過(guò)孔到PDN的耦合。 同樣地，PDN對于最大限度減少可能由多個(gè)信號切換(通常稱(chēng)為SSN)同時(shí)引起的噪聲來(lái)說(shuō)是至關(guān)重要的。如果在IC電源管腳中的PDN阻抗太高，當所有驅動(dòng)器同時(shí)切換時(shí)，它們的切換電流將產(chǎn)生電壓，而該電壓可在信號本身中觀(guān)察到�？赏ㄟ^(guò)利用去耦分析設計一個(gè)出色的低阻抗PDN來(lái)消除此問(wèn)題。全面仿真此問(wèn)題以查看對信號的影響，要求能夠同時(shí)執行信號完整性分析和電源完整性分析。驅動(dòng)器的SPICE模型傳統上用于執行此類(lèi)分析，但更新的IBIS模型也具有相應的基礎架構，以包括在查找信號完整性時(shí)的PDN影響。 信號完整性和電源完整性的分析對于成功的高速數字設計來(lái)說(shuō)是至關(guān)重要的。它們?yōu)樾枰M(jìn)行哪些設計更改提供了有價(jià)值的見(jiàn)解。此外，隨著(zhù)建模方法和計算能力的改善，如果能夠同時(shí)仿真這兩種類(lèi)型的完整性，則會(huì )清楚地了解電路的實(shí)際行為、設計中真正存在的利潤以及它們如何實(shí)現最佳可能性能。 作者簡(jiǎn)介 Patrick Carrier在信號及電源完整性領(lǐng)域擁有超過(guò)12年的經(jīng)驗。他曾在Dell擔任了5年的信號完整性工程師，之后于2005年9月加入Mentor，成為一名高速PCB分析工具的技術(shù)營(yíng)銷(xiāo)工程師。 |
