|
華虹半導體有限公司今日宣布推出全新的0.2微米射頻SOI (絕緣體上硅)工藝設計工具包(Process Design Kit，PDK)。這標志著(zhù)新的0.2微米射頻SOI工藝平臺已成功通過(guò)驗證，并正式投入供客戶(hù)設計開(kāi)發(fā)使用。工藝設計工具包(PDK)的推出可協(xié)助客戶(hù)快速完成高質(zhì)量射頻器件的設計與流片。 華虹半導體的0.2微米SOI工藝平臺是專(zhuān)為無(wú)線(xiàn)射頻前端開(kāi)關(guān)應用優(yōu)化的工藝解決方案。相比基于砷化鎵(GaAs)和藍寶石(SOS)襯底的射頻開(kāi)關(guān)設計，SOI可以使客戶(hù)在獲得優(yōu)秀性能和擴展能力的同時(shí)，大幅降低成本，迅速有效率地達成設計目標，提高產(chǎn)品競爭力。SOI工藝平臺提供的2.5V器件具有更低的開(kāi)關(guān)插入損耗、更高的隔離度和更好的線(xiàn)性度。 華虹半導體的新方案是基于Cadence IC5141 EDA軟件的工藝設計工具包(PDK)，包括PSP SOI和BSIM SOI的射頻模型仿真平臺。此0.2微米射頻SOI工藝設計工具(PDK)可以方便設計人員針對射頻性能和芯片面積同時(shí)進(jìn)行優(yōu)化，設計并制造出高性能、低功耗無(wú)線(xiàn)射頻前端開(kāi)關(guān)，從而減少設計反復，很大程度地縮短客戶(hù)將產(chǎn)品推向市場(chǎng)的時(shí)間。 華虹半導體執行副總裁孔蔚然博士表示：“近年來(lái)，隨著(zhù)移動(dòng)互聯(lián)網(wǎng)和智能終端的蓬勃發(fā)展，射頻SOI芯片組在消費類(lèi)電子產(chǎn)品中的應用越來(lái)越多。0.2微米射頻SOI技術(shù)是我們關(guān)注的又一重點(diǎn)，我們將積極推進(jìn)其在國內市場(chǎng)的業(yè)務(wù)發(fā)展，幫助客戶(hù)搶占先機。射頻SOI工藝非常適合用來(lái)做智能手機、物聯(lián)網(wǎng)連接設備等射頻開(kāi)關(guān)的設計。透過(guò)在我們的射頻技術(shù)組合中增加0.2微米射頻SOI工藝方案，我們可為客戶(hù)提供一套完整的高性能且具備成本效益的射頻解決方案，還包括射頻CMOS，鍺硅(SiGe) BiCMOS以及配備射頻 PDK的嵌入式閃存工藝平臺�！� |
