|
通常來(lái)講，“一個(gè)好漢三個(gè)幫”，一個(gè)完整的嵌入式系統中由單獨一個(gè)FPGA使用的情況較少。通常由多個(gè)器件組合完成，例如由一個(gè)FPGA+CPU來(lái)構成。通常為一個(gè)FPGA+ARM，ARM負責軟件配置管理，界面輸入外設操作等操作，FPGA負責大數據量運算，可以看做CPU的專(zhuān)用協(xié)處理器來(lái)使用，也常會(huì )用于擴展外部接口。常用的有ARM+FPGA，DSP+FPGA，或者網(wǎng)絡(luò )處理器+FPGA等種種架構形式，這些架構形式構成整個(gè)高速嵌入式設備的處理形態(tài)。 不得不說(shuō)的是，隨著(zhù)技術(shù)的進(jìn)步，現在CPU中集成的單元也隨之增加，例如TI的“達芬奇”架構的處理器內部通常由ARM+DSP構成。同時(shí)異構的處理器形態(tài)業(yè)逐漸流行，如ARM9+ARM7的結構。這類(lèi)一個(gè)主要處理系統(ARM9)外帶輔助處理系統(ARM7)的設計，同樣成為現在處理器設計的流行方向。主處理系統運行嵌入式操作系統，而輔助處理單元則專(zhuān)注某一些的專(zhuān)用領(lǐng)域的處理。這些系統的應用減少了FPGA作為CPU協(xié)處理單元的領(lǐng)域。因為畢竟FPGA相比ARM等流行嵌入式處理器價(jià)格要相對較高。 在這種情形下，FPGA的廠(chǎng)商似乎也感受到了壓力，不約而同推出了帶ARM硬核的FPGA，例如ALTERA的和XILINX的ZYNQ和ALTERA的SOC FPGA。這是即是互相競爭的需要，也是同眾多CPU廠(chǎng)商一掰手腕的杰作。即使在這兩種在趨勢下，經(jīng)典的處理器+FPGA的設計仍然可看做為高性能嵌入式系統的典型配置。 經(jīng)典的處理器+FPGA的配置中有多種的架構形式，即多個(gè)處理器單元,可能是ARM，MIPS,或者DSP，FPGA也可能是多片的配置，具體架構形式于具體處理的業(yè)務(wù)相關(guān)和目標設備的定位也相關(guān)。因為FPGA作為簡(jiǎn)單業(yè)務(wù)流大數據量的處理形態(tài)仍然是CPU無(wú)可比擬的優(yōu)勢，FPGA內部可以開(kāi)發(fā)大量業(yè)務(wù)數據并行，從而實(shí)現高速的數據處理。 在實(shí)現高速處理方面，CPU的另一個(gè)發(fā)展趨勢是多核，多核處理器也能處理大數據量的業(yè)務(wù)的并行，例如業(yè)界TERILA已推出64核的多核處理器，采用MIPS處理器，通過(guò)二維MASH網(wǎng)絡(luò )連接在一起，形成NOC的結構。在性能上已經(jīng)和現有的高速FPGA的處理能力上不相上下。但是多核處理器的不得不說(shuō)的問(wèn)題就是，同一業(yè)務(wù)流分配到多核處理上后，如需交互，例如訪(fǎng)問(wèn)同一資源，就會(huì )造成讀寫(xiě)的緩存一致的問(wèn)題，解決的這一問(wèn)題的天然思路是加鎖，即在變量訪(fǎng)問(wèn)上加自旋鎖，但是帶來(lái)的問(wèn)題就是處理性能的急劇下降。而FPGA無(wú)論并行處理和同一變量的訪(fǎng)問(wèn)，都可以變成工程師的設計水平的問(wèn)題，沒(méi)有原理性的挑戰。 FPGA的幾種熱門(mén)應用 沒(méi)有一種器件可以滿(mǎn)足全人類(lèi)的眾多需求，因此不用擔心FPGA沒(méi)有用武之地。必定是一系列產(chǎn)品的組合。下面主要介紹一下FPGA可以作為現今熱門(mén)場(chǎng)景的幾種應用。 （1）網(wǎng)絡(luò )存儲產(chǎn)品，特別是現在的NAS，或者SAN設備上，其存儲的時(shí)間、接口、安全性等都要求較高，而FPGA無(wú)論處理性能還是擴展接口的能力都使其在這一領(lǐng)域大有作為�，F在高端FPGA單片就可以擴展32個(gè)或者更多4G或者8G的FC接口。并且其協(xié)議處理相對的固定，也使FPGA在這一領(lǐng)域有大量的可能應用。 （2）高速網(wǎng)絡(luò )設備，現在高速網(wǎng)絡(luò )設備10G、40/100G以太網(wǎng)設備領(lǐng)域，同樣FPGA也是關(guān)鍵的處理部件。特別是IPv6的商用化及大數據對于基礎設施的高要求，都使這一領(lǐng)域的處理應用會(huì )逐漸廣泛，這一領(lǐng)域通常是高速網(wǎng)絡(luò )處理器（NP）+FPGA的典型架構。 （3）4G等通信設備，對于新一代通信基站的信號處理，FPGA+DSP陣列的架構就是絕配。特別是在專(zhuān)用處理芯片面世之前，這樣的架構可以保證新一代通信基礎設施的迅速研發(fā)和部署。 沒(méi)有完美的架構，只有合適的組合，各種芯片和架構都是為應用服務(wù)，互相的滲透是趨勢，也是必然。FPGA相對處理器的可編程領(lǐng)域，仍然屬于小眾（雖然人數也不少）。但是正像一則笑話(huà)所說(shuō)：大腿雖然比根命根子粗，但決沒(méi)有命子重要。這算開(kāi)個(gè)玩笑。FPGA的實(shí)現為以后的芯片化留下了許多可能和想象空間，從而在應用大量爆發(fā)時(shí)通過(guò)芯片化來(lái)大幅降低成本，這這也正是其他可編程器件所不能比擬的。 FPGA與各組成器件之間互聯(lián) 系統架構確定，下一步就是FPGA與各組成器件之間互聯(lián)的問(wèn)題了。通常來(lái)說(shuō)，CPU和FPGA的互聯(lián)接口，主要取決兩個(gè)要素： （1）CPU所支持的接口。 （2）交互的業(yè)務(wù)。 通常來(lái)說(shuō)，FPGA一般支持與CPU連接的數字接口，其常用的有EMIF，PCI,PCI-E,UPP,網(wǎng)口（MII/GMII/RGMII），DDR等接口。作為總線(xiàn)類(lèi)接口，FPGA通常作為從設備與CPU連接，CPU作為主設備通過(guò)訪(fǎng)問(wèn)直接映射的地址對FPGA進(jìn)行訪(fǎng)問(wèn)。根據是否有時(shí)鐘同步，通�？偩�(xiàn)訪(fǎng)問(wèn)分為同步或異步的總線(xiàn)，根據CPU外部總線(xiàn)協(xié)議有所不同，但數據、地址、控制信號基本是總線(xiàn)訪(fǎng)問(wèn)類(lèi)型中總線(xiàn)信號所不能省略的。CPU手冊中會(huì )對信號定義和時(shí)序控制有著(zhù)詳細的說(shuō)明，FPGA需要根據這些詳細說(shuō)明來(lái)實(shí)現相應的邏輯。同時(shí)CPU還可以對訪(fǎng)問(wèn)時(shí)序進(jìn)行設置，比如最快時(shí)鐘，甚至所需的最小建立時(shí)間和保持時(shí)間，這些一般CPU都可以進(jìn)行設置，而這些具體參數，不僅影響FPGA的實(shí)現，也決定總線(xiàn)訪(fǎng)問(wèn)的速度和效率。對于同步總線(xiàn)，只需要根據輸入時(shí)鐘進(jìn)行采樣處理即可，但對于異步總線(xiàn)，則需要的對進(jìn)入的控制信號進(jìn)行同步化處理，通常處理方式是寄存兩拍，去掉毛刺。因此用于采樣的時(shí)鐘就與CPU所設置的總線(xiàn)參數相關(guān)，如采樣時(shí)鐘較低，等控制信號穩定后在譯碼后輸出，一個(gè)總線(xiàn)操作周期的時(shí)間就會(huì )相對較長(cháng)，其處理的效率也相對較低；假如采樣時(shí)鐘過(guò)快，則對關(guān)鍵路徑又是一個(gè)挑戰，因此合理設定采樣頻率，便于接口的移植并接口的效率是設計的關(guān)鍵點(diǎn)和平衡點(diǎn)。 對于總線(xiàn)型的訪(fǎng)問(wèn)來(lái)說(shuō)，數據信號通常為三態(tài)信號，用于輸入和輸出。這種設計的目的是為了減少外部連線(xiàn)的數量。因為數據信號相對較多一般為8/16/32位數據總線(xiàn)�？偩�(xiàn)的訪(fǎng)問(wèn)的優(yōu)勢是直接映射到系統的地址區間，訪(fǎng)問(wèn)較為直觀(guān)。但相對傳輸速率不高，通常在幾十到100Mbps以下。這種原因的造成主要為以下因素（1）受制總線(xiàn)訪(fǎng)問(wèn)的間隔，總線(xiàn)操作周期等因素，總線(xiàn)訪(fǎng)問(wèn)間隔即兩次訪(fǎng)問(wèn)之間總線(xiàn)空閑的時(shí)間，而總線(xiàn)操作周期為從發(fā)起到相應的時(shí)間。（2）不支持雙向傳輸，并且FPGA需主動(dòng)發(fā)起對CPU操作時(shí)，一般只有發(fā)起CPU的中斷處理一種方式。這種總線(xiàn)型操作特點(diǎn)，使其可以用作系統的管理操作，例如FPGA內部寄存器配置，運行過(guò)程中所需參數配置，以及數據流量較小的信息交互等操作。這些操作數據量和所需帶寬適中，可以應對普通的嵌入式系統的處理需求。 對于大數據流量的數據交互，一般采用專(zhuān)用的總線(xiàn)交互，其特點(diǎn)是，支持雙向傳輸，總線(xiàn)傳輸速率較快，例如GMII/RGMII、Upp、專(zhuān)用LVDS接口，及SERDES接口。專(zhuān)用SERDES接口一般支持的有PCI-E，XAUI，SGMII，SATA，Interlaken接口等接口。GMII/RGMII,專(zhuān)用LVDS接口一般處理在1GbpS一下的業(yè)務(wù)形式，而PCI-E，根據其型號不同，支持幾Gbps的傳輸速率。而XAUI可支持到10Gbps的傳輸速率，lnterlaken接口可支持到40Gbps的業(yè)務(wù)傳輸。 對于不同所需的業(yè)務(wù)形式及處理器的類(lèi)型，則可選擇相應的接口形式，來(lái)傳輸具體的業(yè)務(wù)�，F今主流FPGA中都提供的各種接口的IP。選擇FPGA與各型CPU互聯(lián)接口，一般選擇主流的應用交互方案，特殊的接口缺少支撐IP，導致開(kāi)發(fā)、調試、維護和兼容性的成本都較大，同時(shí)注意系統的持續演進(jìn)的需要，如只在本項目使用一次，而下一項目或開(kāi)發(fā)階段已摒棄此類(lèi)接口，則需提前規劃技術(shù)路線(xiàn)。畢竟一個(gè)穩定、高效的接口互聯(lián)是一個(gè)項目成功的基礎。 不是所有的嵌入式系統都需要“高大上”的接口形式，各類(lèi)低速的穩定接口也同樣在FPGA的接口互聯(lián)中有著(zhù)重要的角色，其中UART、SPI、I2C等連接形式也非常的常見(jiàn)。畢竟，一個(gè)優(yōu)秀的設計不是“高大上”的堆積，而是對需求最小成本的滿(mǎn)足。適合的才是最美的。 |
