SDRAM電路設計詳解

發(fā)布時(shí)間:2015-6-10 13:08    發(fā)布者:designapp
關(guān)鍵詞: SDRAM , 寄存器 , 鎖存器
介紹SDRAM電路設計之前先了解下SDRAM的尋址原理。SDRAM內部是一個(gè)存儲陣列,可以把它想象成一個(gè)表格,和表格的檢索原理一樣,先指定行,再指定列,就可以準確找到所需要的存儲單元,這是內存芯片尋址的基本原理,這個(gè)表格稱(chēng)為邏輯Bank。由于技術(shù)、成本等原因,不可能只做一個(gè)全容量的Bank,而且由于SDRAM工作原理限制,單一的Bank會(huì )造成非常嚴重的尋址沖突,大幅降低內存效率,所以在SDRAM內部分割成多個(gè)Bank,目前的SDRAM基本都是4個(gè)Bank。存儲陣列示意如圖1所示:


圖1 SDRAM存儲陣列示意圖


圖2 SDRAM引腳配置方案

圖2是S3C2440A手冊提供的SDRAM bank地址的配置方案,維護系統使用的SDRAM是HY57V561620FTP-H,它的規格是4*4M*16bit(使用兩片是為了配置成32位的總線(xiàn)寬度),BANK大小是4M*16=64MB,總線(xiàn)寬度是32位,器件大小是4*BANK大小=256Mb,寄存器配置就是(4M*16*4B)*2,根據圖2可知,SDRAM上的BANK地址引腳(BA[1:0])與S3C2440的A[25:24]相連。


圖3 S3C2440A控制地址總線(xiàn)連接

圖3是寄存器控制地址總線(xiàn)連接方式,我們使用2片SDRAM配置成32位的總線(xiàn)寬度,所以SDRAM上的A[12:0]接到S3C2440的A[14:2]引腳。具體的SDRAM電路連接如圖4所示:


圖4 SDRAM電路連接圖

SDRAM的地址引腳是復用的,在讀寫(xiě)SDRAM存儲單元時(shí),操作過(guò)程是將讀寫(xiě)地址分兩次輸入到芯片中,每一次由同一組地址線(xiàn)送入,兩次送入到芯片上去的地址分別稱(chēng)為行地址和列地址,它們被鎖存到芯片內部的行地址鎖存器和列地址鎖存器。下面是該芯片的部分信號說(shuō)明:

nSRAS:SDRAM行地址選通信號
nSCAS:SDRAM列地址選通信號
nSCS:SDRAM芯片選擇信號(選用Bank6作為sdram空間,也可以選擇Bank7)
nWBE[3:0]:SDRAM數據屏蔽信號
SCLK0[1]:SDRAM時(shí)鐘信號
SCKE:SDRAM時(shí)鐘允許信號
LDATA[0:31]:32位數據信號
LADDR[2:14]:行列地址線(xiàn)
LADDR[25:24]:bank選擇線(xiàn)
本文地址:http://selenalain.com/thread-150396-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)在線(xiàn)工具

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页