|
1.晶體和晶振 通常，我們會(huì )將“晶體”(Crystal)和“晶振”(Oscillator)都叫成“晶振”，其實(shí)這種叫法并不恰當。 無(wú)源晶體是有兩個(gè)引腳的無(wú)極性元件，如圖1(a)。正常工作時(shí)，需要借助外部電路產(chǎn)生振蕩信號，自身并不需要單獨外加電源。 圖1晶體和晶振 而有源晶振一般有四個(gè)引腳，如圖1(b)，其內部集成石英晶體、晶體管、電阻電容等元件。晶振是一個(gè)完整的振蕩器，只需要外加適當電源就能正常工作，無(wú)需其他外加電路。 2.成本分析 在設計時(shí)，工程師要盡可能的降低設計成本，從表1中看出這種晶體轉晶振的電路可以使晶振的成本降低60%. 表1價(jià)格對比 3.晶體變晶振 采用晶體外加無(wú)緩沖反相器等元件組成晶振電路，原理及元件如圖2. 圖2無(wú)緩沖反相器和晶體組成的晶振電路 電路中電阻和電容的選擇取決于反向器增益、頻率穩定性、功耗、晶體特性和啟動(dòng)時(shí)間等，推薦參數如表2. 表2參數選擇 U1：增加U1B主要是為了增大輸出能力。無(wú)緩沖反相器的型號可以選擇NXP、ON、TI等廠(chǎng)家的雙反相器芯片。 RF：反向器的反饋電阻，它將反向器偏置在線(xiàn)性區域內。選擇的RF值需要足夠大，以便反向器的輸入阻抗可以與晶體匹配。通常情況下，選擇的值在1MΩ與10MΩ之間。 RS：將反向器的輸出與晶體隔離開(kāi)來(lái)，防止寄生高頻振蕩，以便獲得良好的波形。通過(guò)選擇大約等于容抗的值(RS≈XC2)可以獲得可以接受的結果。 C1、C2：選擇C1和C2的值時(shí)，要使C1和C2的并聯(lián)值等于晶體數據表中指定的建議負載電容(CL)。另外，電容的選擇還關(guān)系到晶振的啟動(dòng)時(shí)間、相移、諧振頻率等。 4.參數測試 測試電路時(shí)，我們選用了三種不同頻率的晶體(見(jiàn)表3)和三個(gè)廠(chǎng)家的無(wú)緩沖反相器進(jìn)行組合測試，測試結果見(jiàn)表4. 表3晶體參數 表4多種電路的測試統計 頻率：由晶振的調整頻差(25℃±2℃)可以知道，晶體頻率在其容忍頻率范圍內變動(dòng)是允許的。表4中的測試頻率均在允許范圍內，并且變動(dòng)范圍較小。 占空比：數字系統對占空比要求并不嚴格，如果用在精確占空比的場(chǎng)合，用戶(hù)需要對該參數進(jìn)行篩選和測試。 啟動(dòng)時(shí)間：使用示波器的電平觸發(fā)功能，測量從系統上電到輸出穩定波形的時(shí)間。 高低溫測試：根據晶體的工作溫度，分別測試和記錄了電路在85℃、70℃、50℃、25℃、0℃、-20℃、-40℃下的輸出頻率、占空比等參數，晶振均能順利啟振并參數正常。由于數據較多，篇幅有限，這里就不再列舉。 5.結論 利用無(wú)源晶體的有源晶振不僅技術(shù)上可行，而且可以降低成本。 6.應用場(chǎng)合 TI在2011年針對工業(yè)控制領(lǐng)域推出了低成本，高性能的Cortex-A8內核AM335x系列處理器，致遠電子采用AM335x處理器，推出了采用郵票孔封裝的M3352_YP核心板以滿(mǎn)足客戶(hù)高穩定性的需求。 圖3 M3352郵票孔核心板 當客戶(hù)M3352_YP做外圍電路時(shí)，如需要使用百兆以太網(wǎng)功能，需要外加PHY電路，PHY芯片通�？梢赃x擇DSZ8041或者DP83848，在使用RMII接口時(shí)，無(wú)論選擇何種型號的PHY芯片，都需要為PHY芯片提供一路50MHz的CLK信號。為了降低成本可以采用50.000M晶體+NL27WZU04的方式為PHY提供50.000M的時(shí)鐘源。 圖4無(wú)源晶體做有源晶振典型應用電路 |
